Searching PAJ 페이지 1 / 2

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-284700

(43) Date of publication of application: 23.10.1998

(51)Int.CI.

H01L 27/108 H01L 21/8242

(21)Application number: 09-091239

(71)Applicant: HITACHI LTD

(22)Date of filing:

10.04.1997

(72)Inventor: WATABE KOZO

OGISHIMA IUNII


SHIGENIWA MASAHIRO HASHIMOTO SHUNICHI HASEGAWA NORIO

(54) MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To ensure a sufficient contact area at the bottom of a contact hole, even if the contact hole is shifted a little in the direction crossing a wiring by a method, wherein the connection hole is drilled in a self-alignment manner and its shape is so formed as to be long in a direction crossing the wirings adjacent to each other.

SOLUTION: The shape of a connection hole STC for a capacitor is such that a dimension in the extension direction of a bit line BL is larger than a dimension in the widthwise direction of the bit line BL. Therefore, the area of the upper surface of a plug P, which is exposed from the opening of the connection hole STC 51 for the capacitor, i.e., the contact area between the storage electrode of the capacitor C and the plug P, is larger than the contact area in the case of a connection hole 51. Further, even if the position of the connection hole STC for the capacitor is shifted from the position of the pattern of the plug P, the contact area between the



storage electrode of the capacitor C and the plug P can be fully ensured. Therefore, the electrical connection between the capacitor C and a selective MOS-FET Q can be improved.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) [[本國特/#rf (JP) (12) 公開特許公報(A)

(11)特許出顧公開番号

特開平10-284700

(43) 公開日 平成10年(1998) 10月23日

(51) Int.Cl.*

維別記号

FI

HO1L 27/108 21/8242 H01L 27/10 621C

審査請求 未請求 請求項の数29 OL (全 65 質)

(21)出顧器号 特顯平9-91239

(71)出職人 000005108

株式会社日立製作所

(22)出版日 平成9年(1997)4月10日 東京都千代田区神田駿河台四丁日6番地

(72)発明者 波部 浩三

来京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体事業部內

(72)発明者 获島 沙史

東京都小平市上水本町五丁日20番1号 株

式会社自立製作所半導体事業部內

(72) 発明者 茂経 昌弘

東京都小平市上水本町五丁月20番1号 株

式会社日立製作所半導体事業部內


(74)代理人 弁理士 簡井 大和

最終質に続く

(54) 【発明の名称】 半導体集積回路装置の製造方法および半導体集積回路装置 (57)【要约】 굶

【課題】 キャパシタの審技電極と選択MOS・FET との電気的な接続状態を良好にする。

【解決手段】 キャパシタ用の接続孔STCの平面形状 を、ビット線BLの延在方向に長くなるような形状と し、その接続孔STCの面核を増大させ、その接続孔S TCから露出されるブラグPの露出面積を増大させる様 造とした。



【特許請求の範囲】

【請求項 1】 (a) 半導体基板上に複数の配線を形成する工程と、(b) 前記複数の配線の表面を室化膜によって被覆する工程と、(c) 前記室化膜被覆工程後の半導体基板上に、前記室化膜とは異なる材料からなる絶縁膜を堆積する工程と、(d) 前記絶縁膜において、前記複数の配線の配線の方ちの互いに隣出する配線の間の領域に、前記等があるような接続孔を穿孔する場合に、前記絶縁膜と前記室化膜とのエッチング選択比を大きくした状態でエッチング理を施すことにより、前記接続孔を自己整合的に穿孔する工程とを備え、

(e) 前記接続孔の平面形状を、前記互いに隣接する配線に対して交差する方向の長さが、前記互いに隣接する配線の延在方向の長さよりも長くなるような形状に形成することを特徴とする半導体集積回路装置の製造方法。

【請求項 2】 請求項 1記載の半導体集績回路装置の製造方法において、前記接続孔の平面寸法における長/短の寸法比が1よりも大きいことを特徴とする半導体集積回路装置の製造方法。

(a) 半導体基板上に配線形成用の導体 【請求項 3】 **関および第1の金化膜を下層から順に堆積した後、その 導体膜および第1の室化膜をパターニングすることによ** り、上部に第1の変化膜からなるキャップ膜が設けられ た複数の配線を形成する工程と、(b)前記配線形成工 程後の半導体基板上に第2の室化膜を堆積することによ り、前記複数の配線の側面、キャップ膜の表面および半 **導体基板上の平坦面を第2の室化膜によって被覆する工** 程と、(c)前記第2の室化膜の被覆工程後の半導体基 板上に、前記第1の窓化膜とは異なる材料からなる絶縁 膜を堆積する工程と、(d) 前記絶縁膜において、前記 複数の配線のうちの互いに隣接する配線の間の領域に、 前記半導体基板の一部が露出するような接続孔を穿孔す べく、前記絶縁膜と前記第1の空化膜および第2の室化 **限とのエッチング選択比を大きくした状態でエッチング** 処理を施すことにより、前記接続孔を自己整合的に穿孔 する場合に.

前記絶縁期のエッチング速度の方が、前記第1の室化期 および第2の室化期のエッチング速度よりも速くなるような条件でエッチング処理を施し、前記半導体基板の平 坦面上の第2の室化期を露出させた後、

前記第1の室化联および第2の室化联のエッチング速度の方が、前記路縁联のエッチング速度よりも速くなるような条件でエッチング処理を施し、前記接続孔を自己整合的に穿孔する工程とを備え、

(e) 前記接統孔の平面形状を、前記互いに隣接する配線に対して交差する方向の長さが、前記互いに隣接する配線の延在方向の長さよりも長くなるような形状に形成することを特徴とする半導体集積回路装置の製造方法。 【請求項 4】 (a) 半導体整板に分離溝を形成した後、その分離溝内に分離限を埋め込むことにより、前記 半導体基板に溝形埋込分離領域を形成する工程と、

- (b) 前記半導体基板上に配線形成用の導体膜および第1の室化膜を下層から順に堆積した後、その導体膜および第1の室化膜をパターニングすることにより、上部に第1の室化膜からなるキャップ膜が設けられた複数の配線を形成する工程と、
- (c) 前記配線形成工程後の半導体基板上に第2の室化 膜を堆積することにより、前記複数の配線の側面、キャップ膜の表面および半導体基板上の平坦面を第2の室化 膜によって被覆する工程と、
- (d) 前記第2の室化膜の被覆工程後の半導体基板上に、前記第1の室化膜とは異なる材料からなる絶縁膜を堆積する工程と、
- (e) 前記絶縁限において、前記複数の配線のうちの互いに隣接する配線の間の領域に、前記半導体基板の一部が露出するような接続孔を奪孔すべく、前記絶縁限と前記室化限とのエッチング選択比を大きくした状態でエッチング処理を施すことにより、前記接続孔を自己整合的に穿孔する場合に、

前記絶縁 関のエッチング速度の方が、前記第1の室化膜 および第2の室化膜のエッチング速度よりも速くなるような条件でエッチング処理を施し、前記半導体基板の平 坦面上の第2の室化膜を露出させた後、

前記第1の室化阱および第2の室化阱のエッチング速度の方が、前記経縁阱のエッチング速度よりも速くなるような条件でエッチング処理を施し、前記接続孔を自己整合的に穿孔する工程とを備え、(f)前記接続孔の平面形状を、前記互いに隣接する配線に対して交差する方向の長さが、前記互いに隣接する配線の延在方向の長さよりも長くなるような形状に形成することを特徴とする半導体集積回路装置の製造方法。

[計成項 5] 半導体基板上に形成したメモリセル選択 MIS・FETのゲート電極を構成する複数のワード線 と、前記ワード線の上層にワード線の延在方向に直交す るように延在する複数のピット線とを備えた DRAMを 有する半導体集務回路装置の製造方法であって、 半導体基板上に前記複数のワード線を形成する工程と、 (b) 前記複数のワード線の表面を空化膜によって被覆 する工程と、(c)前記金化関被模工程後の半導体基板 上に、前記室化膜とは異なる材料からなる絶縁膜を堆積 する工程と、(d)前記絶縁膜において、互いに隣接す るワード線間に、前記メモリセル選択MIS・FETの 半導体領域の一部が露出するような接続孔を穿孔する場 合に、前記絶縁膜と前記室化膜とのエッチング選択比を 大きくした状態でエッチング処理を施すことにより、前 記接統孔を自己整合的に穿孔するとともに、その接続孔 の平面形状を、前記ワード線に対して交差する方向の長 さが、前記ワード線の延在方向の長さよりも長くなるよ うな形状に形成する工程とを有することを特徴とする半 導体集積回路装置の製造方法。

【請求項 6】 請求項 5記載の半導体集積回路装置の製造方法において、前記接続孔が、メモリセルのキャパシタとメモリセル選択MIS・FETの半導体領域とを電気的に接続するキャパシタ用の接続孔であ ることを特徴とする半導体集積回路装置の製造方法。

【請求項 7】 請求項 5記載の半導体集績回路装置の製造方法において、前記接続孔が、前記複数のピット線の各々とメモリセル選択MIS・FETの半導体領域とを電気的に接続するピット線用の接続孔であ ることを特徴とする半導体集積回路装置の製造方法。

【請求項 8】 請求項 5記載の半導体集積回路装置の製造方法において、前記接続孔は、

(a) メモリセルのキャパシタとメモリセル選択MIS ・FETの半導体領域とを電気的に接続するキャパシタ 用の接続孔であり、

(b) 前記複数のビット線の各々とメモリセル選択MIS・FETの半導体領域とを電気的に接続するビット線用の接続孔であることを特徴とする半導体集積回路装置の製造方法。

(a) 半導体基板上に複数の第1の配線 [詩衆項 9] を形成する工程と、(b)前記複数の第1の配線の表面 を室化膜によって被覆する工程と、(c)前記室化膜被 **覆工程後の半導体基板上に前記室化膜とは異なる材料か** らなる第1の絶縁膜を堆積するT程と、(d) 前記第1 の絶縁膜上に前記複数の第1の配線の延在方向に対して 交差する方向に延びる複数の第2の配線を形成する工程 (e) 前記第1の絶縁膜上にそれと同一材料からな る第2の絶縁膜を堆積することにより、前記複数の第2 の配線を被覆する工程と、(f)前記第1の絶縁膜および第2の絶縁膜において、互いに隣接する第1の配線間 であ り、かつ、互いに隣接する第2の配線間の領域に、 前記半導体基板の一部が露出するような接続孔を穿孔す る場合に、前記第1の絶縁膜および第2の絶縁膜と前記 室化膜とのエッチング選択比を大きく した状態でエッチ ング処理を施すことにより、前記接続孔を自己整合的に 穿孔する工程とを備え、(g)前記接続孔の平面形状 を、前記互いに隣接する第1の配線に対して交差する方 向の長さが、前記互いに隣接する第1の配線の延在方向 の長さよりも長くなるような形状に形成することを特徴 とする半導体集積回路装置の製造方法。

【請求項 10】 請求項 9記載の半導体集積回路装置の 製造方法において、前記接続孔の平面寸法における長/ 短の寸法比が1よりも大きいことを特徴とする半導体集 積回路装置の製造方法。

【請求項 11】 (a) 半導体基板上に複数の第1の配 線を形成する工程と、(b) 前記複数の第1の配線の表 面を変化膜によって被覆する工程と、(c) 前記室化膜 被覆工程後の半導体基板上に前記室化膜とは異なる材料 からなる第1の絶縁膜を堆積する工程と、(d) 前記第 1の絶縁膜において、互いに隣接する第1の配線間の領 域に、前記半導体基板の一部が露出するようなブラグ用 の接続孔を穿孔する場合に、前記第1の鉛縁膜と前記室 化膜とのエッチング選択比を大きく した状態でエッチン グ処理を施すことにより、前記プラグ用の接続孔を自己 整合的に穿孔する工程と、(e)前記プラグ用の接続孔内にプラグ用の媒体膜を埋め込む工程と、(f)前記第 1の絶縁膜上に、前記第1の絶縁膜と同一材料からなる 第2の絶縁膜を堆積することにより、前記プラグ用の導体膜を被覆する工程と、(g)前記第2の絶縁膜上に前 記複数の第1の配線の延在方向に対して交差する方向に 延びる複数の第2の配線を形成する工程と、(h)前記 第2の絶縁膜上にそれと同一材料からなる第3の絶縁膜 を堆積することにより、前記複数の第2の配線を被積す る工程と、(i)前記第2の絶縁限および第3の絶縁限 において、互いに隣接する第2の配線間の領域に、前記 プラグ用の導体膜の一部が露出するような接続孔を、前 記第2の絶縁膜および第3の絶縁膜と前記室化膜とのエ ッチング選択比を大きくした状態でのエッチング処理に より穿孔するとともに、その接続孔の平面形状を、前記 互いに隣接する第1の配線に対して交差する方向の長さ が、前記互いに隣接する第1の配線の延在方向の長さよ りも長くなるような形状に形成する工程とを有すること を特徴とする半導体集積回路装置の製造方法。

【請求項 12】 (a) 半導体基板上に配線形成用の導体限および第1の室化限を下層から順に堆積した後、その導体限および第1の室化限を下層から順に堆積した後、その導体限および第1の室化限をはなるキャップ限が認識られた複数の配線を形成する工程と、(b) 前記配線が成工程後の半導体基板上に第2の室化限を堆積することにより、前記第2の室化限の接種工程後の半らでは異なるが終め上に、前記第1の室化限の接種工程後の半らでは異なる工程と、(c) 前記第2の室化限の接種工程後の半らでは異なる工程と、(d) 前記第1の範疇に対する工程と、(d) 前記第1の範疇を指数の第2の配線を形成する工程と、方向に延びる複数の第2の配線を形成する工程と、方向に延びる複数の第2の配線を形成する工程と、

(e) 前記第1の絶縁限上にそれと同一材料からなる第2の絶縁膜を堆接することにより、前記複数の第2の配線を被覆する工程と、(f) 前記第1の絶縁限および第2の絶縁限において、互いに隣接する第1の配線間の領域に、前記半導体基板の一部が露出する第2の配線間の領域に、前記第1の絶縁膜および第2の絶縁膜と前記を化膜とのエッチング選択比を大きくした状態でエッチング選択比を大きくした状態でエッチング選択比を大きくした状態でエッチング選及を施すことにより、前記接続孔を自己整合的に穿孔する場合に、

前記第1の結縁限および第2の結縁限のエッチング速度の方が、前記第1の変化限および第2の変化限のエッチング速度よりも速くなるような条件でエッチング処理を施し、前記半導体基板の平坦面上の第2の変化限を露出

させた後、

前記第1の窒化膜および第2の窒化膜のエッチング速度の方が、前記第1の路縁膜および第2の路縁膜のエッチング速度よりも速くなるような条件でエッチング処理を施し、前記接続孔を自己整合的に穿孔するとともに、その接続孔の平面形状を、前記互いに隣接する第1の配線に対して交差する方向の長さが、前記互いに隣接する第1の配線の延在方向の長さよりも長くなるような形状に形成する工程とを有することを特徴とする半導体集接回路装置の製造方法。

【請求項 13】 (a) 半導体基板に分離溝を形成した 後、その分離溝内に分離膜を埋め込むことにより、前記 半導体基板に溝形埋込分離領域を形成する工程と、

(b) 前記半導体基板上に配線形成用の導体限および第1の室化限を下層から順に堆積した後、その導体限および第1の室化限をパターニングすることにより、上部に第1の室化限からなるキャップ限が設けられた複数の配線を形成する工程と、(c) 前記配線形成工程後の半導線を形上に第2の室化限を堆積することにより、前記複数の配線の側面、キャップ限の表面および半導体基板上の平坦面を第2の室化限によって被覆する工程と、

(d) 前記第2の窒化膜の被覆工程後の半導体基板上 に、前記第1の窒化膜とは異なる材料からなる第1の絶 縁膜を堆積する工程と、(e)前記第1の絶縁膜上に前 記複数の第1の配線の延在方向に対して交差する方向に 延びる複数の第2の配線を形成する工程と、(f)前記 第1の絶縁膜上にそれと同一材料からなる第2の絶縁膜 を堆積することにより、前記複数の第2の配線を被覆す る工程と、(e) 前記第1の絶縁膜および第2の絶縁膜 において、互いに隣接する第1の配線間であ り、かつ、 互いに隣接する第2の配線間の領域に、前記半導体基板 の一部が露出するような接続孔を穿孔すべく、前記第1 の絶縁膜および第2の絶縁膜と前記室化膜とのエッチン グ選択比を大きくした状態でエッチング処理を施すこと により、前記接続孔を自己整合的に穿孔する場合に 前記第1の絶縁膜および第2の絶縁膜のエッチング速度 の方が、前記第1の室化膜および第2の室化膜のエッチ ング速度よりも速くなるような条件でエッチング処理を 施し、前記半導体基板の平坦面上の第2の変化膜を露出 させた後、

前記第1の空化限および第2の空化限のエッチング速度の方が、前記第1の絶縁限および第2の絶縁限のエッチング速度よりも速くなるような条件でエッチング処理を施し、前記接続孔を自己整合的に穿孔するとともに、その接続孔の平面形状を、前記互いに隣接する第1の配線1ので変差する方向の長さが、前記互いに隣接する第1の配線1の配線の延在方向の長さよりも長くなるような形状に形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。

【詩求項 14】 半導体基板上に形成したメモリセル選

択MIS・FETのゲート電極を構成する複数のワード 線と、前記ワード線の上層にワード線の延在方向に直交 するように延在する複数のピット線とを備えたDRAM を有する半複体集積回路装置の製造方法であって、

(a) 半導体基板上に前記複数のワード線を形成する工 (b) 前記複数のワード線の表面を変化膜によっ て被覆する工程と、(c)前記室化映被覆工程後の半導 体基板上に、前記室化膜とは異なる材料からなる第1の 絶縁膜を堆積する工程と、(d)前記第1の絶縁膜上に 前記複数のビット線を形成する工程と、(e)前記第1 の絶縁膜上に、それと同一材料からなる第2の絶縁膜を 堆積することにより、前記複数のビット線を被覆する工程と、(1)前記第1の絶縁膜および第2の絶縁膜にお いて、互いに隣接するワード線間であ り、かつ、互いに 隣接するビット線間に、前記メモリセル選択MIS・F ETの半導体領域が露出するようなキャパシタ用の接続 孔を穿孔する場合に、前記第1の絶縁膜および第2の絶 縁膜と前記室化膜とのエッチング選択比を大きくした状 態でエッチング処理を施すことにより、前記キャパシタ 用の接続孔を自己整合的に穿孔するとともに、その接続 孔の平面形状を、前記ワード線に対して交差する方向の 長さが、前記ワード線の延在方向の長さよりも長くなる ような形状に形成する工程を有することを特徴とする半 導体集積回路装置の製造方法。

【請求項 15】 半導体基板上に形成したメモリセル選択MIS・FETのゲート電極を構成する複数のワード線と、前記ワード線の上層にワード線の延在方向に直交するように延在する複数のピット線とを備えたDRAMを有する半導体集積回路装置の製造方法であって、

(a)半導体基板上に前記複数のワード線を形成する工 程と、(b)前記複数のワード線の表面を変化膜によっ て被覆する工程と、(c)前記室化膜被覆工程後の半導 体基板上に、前記室化膜とは異なる材料からなる第1の 択MIS・FETの半導体領域の一部が露出するような ビット線用の接続孔を穿孔する場合に、前記第1の絶縁 限と前記室化膜とのエッチング選択比を大きくした状態 でのエッチング処理を施すことにより、前記ピット鎮用 の接続孔を自己整合的に穿孔するとともに、その接続孔 の平面形状を、前記ワード線に対して交差する方向の長 さが、前記ワード線の延在方向の長さよりも長くなるよ うな形状に形成する工程と、(e)前記ピット鎮用の接 統孔形成後の前記第 1 の絶縁膜上に前記複数のビット線 を形成する工程と、(f)前記第1の絶縁膜上に、それ と同一材料からなる第2の鉛緑膜を堆積することによ り、前記複数のビット線を被覆する工程と、(e)前記 第1の絶縁期および第2の絶縁期において、互いに隣接 するワード線間であ り、かつ、互いに隣接するビット線 間に、前記メモリセル選択MIS・FETの半導体領域 が露出するようなキャパシタ用の接続孔を穿孔する場合に、前記第1の絶縁膜および第2の絶縁膜と前記室化膜とのエッチング選択比を大きくした状態でエッチング処理を施すことにより、前記キャパシタ用の接続孔を自己整合的に穿孔するとともに、その平面形状を、前記ワード線に対して交差する方向の長さが、前記ワード線の延右方向の長さよりも長くなるような形状に形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。

【請求項 16】 半導体基板上に形成したメモリセル選択MIS・FETのゲート電極を構成する複数のワード線と、前記ワード線の上層にワード線の延在方向に直交するように延在する複数のビット線とを備えたDRAMを有する半導体集積回路装置の製造方法であって、

(e) 前記半導体基板上に前記複数のワード線を形成する工程と、(b) 前記複数のワード線を第1の変を第1の変化限によって被覆する工程と、(c) 前記空化関を協模工程後の半導体基板上に、前記第1の空化限とは異なが記録のようなる第1の絶縁限を堆積する工程と、(d) 前記第1の絶縁限を地積する工程との部縁を形成する工程と、(e) 前記第1の絶縁限を地積することにより、前記複数のビット線を被する工程と、(f) 前記第2の絶縁限の上面を平坦に形成する工程と、(f) 前記第2の絶縁限の上面を平坦に形成する工程と、(f) 前記年型に形成する工程と、(f) 前記年型に形成する工程と、(f) 前記年型に形成まるの絶縁限上に第2の空化限を地積する工程と、た第2の絶縁限上に第2の空化限を地積する工程と、

(h) 前記第2の室化膜上に前記第1の絶縁膜と同一材 料からなる第3の絶縁膜を堆積する工程と、(i)前記 第1の絶縁膜、第2の絶縁膜、第3の絶縁膜および第2 の室化脚において、互いに隣接するワード線間であ り、 かつ、互いに隣接するビット執間に、前記メモリセル選 択MIS・FETの半導体領域が露出するようなキャパ シタ用の接続孔を穿孔する場合に、前記第1の絶縁膜と 前記第1の室化膜とのエッチング選択比を大きくした状態でエッチング処理を施すことにより、前記キャパシタ 用の接続孔を自己整合的に穿孔するとともに、その接続 孔の平面形状を、前記ワード線に対して交差する方向の 長さが、前記ワード線の延在方向の長さよりも長くなる ような形状に形成する工程と、())前記キャパシタ用 の接続孔を形成した後の前記第3の絶縁膜上にキャパシ タの蓄積電極を形成する工程と、(k)前記キャパシタ の審積電極形成後、前記第2の室化膜をエッチングスト ッパとして、前記第3の絶縁膜をエッチング除去する工 程とを有することを特徴とする半導体集積回路装置の製 浩方法,

【請求項 17】 半導体基板上に形成したメモリセル選択MIS・FETのゲート電極を構成する複数のワード線と、前記ワード線の上層にワード線の延在方向に直交するように延在する複数のピット線とを備えたDRAMを有する半導体集積回路装置の製造方法であって、

(a) 半導体基板上に前記複数のワード線を形成する工

程と、(b) 前記複数のワード線の表面を室化膜によっ て被覆する工程と、(c)前記室化膜被覆工程後の半導 体基板上に、前記室化膜とは異なる材料からなる第1の 絶縁膜を堆積する工程と、(d)前記第1の絶縁膜にお いて、互いに隣接するワード執間の領域に、前記半導体 **基板の一部が露出するようなブラグ用の接続孔を穿孔す** る場合に、前記第1の絶縁膜と前記室化膜とのエッチン グ選択比を大きくした状態でエッチング処理を施すこと により、前記プラグ用の接続孔を自己整合的に穿孔する 工程と、(e)前記プラグ用の接続孔内にプラグ用の導 体膜を埋め込む工程と、(f)前記第1の絶縁膜上に、 前記第1の絶縁膜と同一材料からなる第2の絶縁膜を埋 様することにより、前記プラグ用の導体膜を被覆する工 (g) 前記第2の絶縁膜上に前記複数のビット線 経上 を形成する工程と、(h)前記第2の絶縁膜上にそれと 同一材料からなる第3の絶縁膜を堆積することにより、 前記複数のビット線を被覆する工程と、(i) 前記第2 の絶縁限および第3の絶縁限において、互いに隣接する ビット線間の領域に、前記プラグ用の革体膜の一部が露 出するようなキャパシタ用の接続孔を、前記第2の絶縁 **朠と前記室化膜とのエッチング選択比を大きくした状態** でのエッチング処理を施すことにより穿孔するととも に、その接続孔の平面形状を、前記ワード線に対して交 差する方向の長さが、前記ワード線の延在方向の長さよ りも長くなるような形状に形成する工程とを有すること を特徴とする半導体集積回路装置の製造方法。

[請求項 19] 請求項 18記載の半導体集続回路装置 において、前記接続孔の平面寸法における長/短の寸法 比が1よりも大きいことを特徴とする半導体集検回路装

【請求項 20】 半導体基板上に形成したメモリセル選択MIS・FETのゲート電極を構成する複数のワード線と、前記ワード線の上層にワード線の延在方向に直交するように延在する複数のビット線とを備えたDRAMを有する半導体集級回路装置であって、(a) 前記複数のワード線の表面を披覆する空化膜と、(b) 前記室化

限とは異なる材料からなり、前記室化限および複数のワード線を被覆するように前記半導体基板上に堆積された絶縁限と、(a) 前記が記述として、互いに隣接を工の半導体が立て、通知の領域に、前記が設定しての半導体領域が露出するように穿孔された接続孔でを大きくした状態でのエッチング処理により自己整合的に穿孔された接続孔とを備え、(d) 前記接続孔の平面形状を、前記ワード線の延在方向の長さよりも長くなるような形状でしたとを特徴とする半導体集積回路装置。

[請求項 21] 請求項 20記載の半導体集積回路装置において、前記接続孔が、メモリセルのキャパシタとメモリセル選択MIS・FETの半導体領域とを電気的に接続するキャパシタ用の接続孔であることを特徴とする半導体集積回路装置。

【請求項 22】 請求項 20記載の半導体集積回路装置において、前記接続孔が、前記複数のピット線の各々とメモリセル選択MIS・FETの半導体領域とを電気的に接続するピット線用の接続孔であ ることを特徴とする半導体集積回路装置。

【請求項 23】 請求項 20記載の半導体集積回路装置において、前記接続孔は、(a) メモリセルのキャパシタとメモリセル選択MIS・FETの半導体積域とを電気的に接続するキャパシタ用の接続孔であり、(b) 前記複数のピット線の有々とメモリセル選択MIS・FETの半導体積域とを電気的に接続するピット線用の接続孔であることを特徴とする半導体集積回路装置。

【請求項 24】 (a)半導体基板上に設けられた複数 の第1の配線と、(b) 前記複数の第1の配線の表面を 被覆する窒化膜と、(c)前記室化膜とは異なる材料が らなり、前記室化膜および複数の第1の配線を被覆する ように前記半導体基板上に堆積された第1の絶縁膜と、 (d) 前記第1の絶縁膜上に前記複数の第1の配線の延 在方向に対して交差する方向に延在するように形成され た複数の第2の配線と、(e)前記第1の絶縁膜と同一 材料からなり、前記第2の配線を被覆するように前記第 1の絶縁膜上に堆積された第2の絶縁膜と、(f)前記 第1の絶縁膜および第2の絶縁膜において、互いに隣接 第1の絶縁膜および第2の絶縁膜において、 する第1の配線間であ り、かつ、互いに隣接する第2の 配線間の領域に、前記半導体基板の一部が露出するよう に穿孔された接続孔であって、前記第1の絶縁膜と前記 室化膜とのエッチング選択比を大きくした状態でのエッ チング処理により自己整合的に穿孔された接続孔とを備 え、(e)前記接続孔の平面形状を、前記互いに隣接す る配線に対して交差する方向の長さが、前記互いに隣接 する配線の延在方向の長さよりも長くなるような形状と したことを特徴とする半導体集積回路装置。

【請求項 25】 請求項 24記載の半導体集積回路装置において、前記接続孔の平面寸法における長/短の寸法

比が 1 よりも大きいことを特徴とする半導体集積回路装 圏

(a) 半導体基板上に設けられた複数 (諸求項 26) の第1の配線と、 (b) 前記複数の第1の配線の表面を 被預する室化膜と、(c)前記室化膜とは異なる材料か らなり、前記室化膜および複数の第1の配線を被覆する ように前記半導体基板上に堆積された第1の絶縁膜と、 (d) 前記第1の絶縁膜において、互いに隣接する第1 の配線間の領域に、前記半導体基板の一部が露出するよ うに穿孔された接続孔であって、前記第1の絶縁膜と前 記室化膜とのエッチング選択比を大きくした状態でのエ ッチング処理により自己整合的に穿孔されたブラグ用の 接続孔と、(e)前記プラグ用の接続孔内に埋め込まれ たブラグと、(f) 前記第1の絶縁膜と同一材料からなり、前記ブラグの上面を被覆するように前記第1の絶縁 膜上に堆積された第2の絶縁膜と、(e)前記第2の絶 縁膜上に前記複数の第1の配線の延在方向に対して交差 する方向に延在するように形成された複数の第2の配線 と、(h) 前記第1の絶縁膜と同一材料からなり、前記 第2の配線を被覆するように前記第2の絶縁膜上に堆積 された第3の絶縁膜と、(i)前記第1の絶縁膜、第2 の絶縁膜および第3の絶縁膜においてプラグの形成領域 上に、前記プラグの一部が露出するように穿孔された接 **統孔であって、前記第1の絶縁膜と前記室化膜とのエッ** チング選択比を大きくした状態でのエッチング処理によ り穿孔された接続孔とを備え、(j)前記接続孔の平面 形状を、前記互いに隣接する第1の配線に対して交差す る方向の長さが、前記互いに隣接する第1の配線の延在 方向の長さよりも長くなるような形状としたことを特徴 とする半導体集積回路装置。

【請求項 27】 半導体基板上に形成したメモリセル選 択MIS・FETのゲート電極を構成する複数のワード 線と、前記ワード線の上層にワード線の延在方向に直交 するように延在する複数のピット線とを備えたDRAM を有する半導体集積回路装置であって、(a) 前記複数のワード線の表面を被覆する室化膜と、(b) 前記室化 膜とは異なる材料からなり、前記室化膜および複数のワ ード線を披覆するように前記半導体基板上に堆積された 第1の絶縁膜と、(c)前記第1の絶縁膜上に形成され た前記複数のビット線と、(d)前記第1の絶縁膜上に 前記複数のピット線を被覆するように堆積された第2の 絶縁膜と、(e)前記第1の絶縁膜および第2の絶縁膜 において、互いに隣接するワード線間であ り、かつ、互 いに隣接するビット線間の領域に、前記メモリセル選択 MIS・FETの半導体領域が露出するように穿孔され た接続孔であって、前記第1の絶縁膜および第2の絶縁 膜と前記室化膜とのエッチング選択比を大きくした状態 でのエッチング処理により自己整合的に穿孔されたキャ パシタ用の接続孔とを備え、(f)前記キャパシタ用の 接続孔の平面形状を、前記ワード線に対して交差する方

向の長さが、前記ワード線の延在方向の長さよりも長くなるような形状としたことを特徴とする半導体集積回路 装置。

【請求項 28】 半導体基板上に形成したメモリセル選 択MIS・FETのゲート電極を構成する複数のワード 線と、前記ワード線の上層にワード線の延在方向に直交 するように延在する複数のピット線とを備えたDRAM を有する半導体集積回路装置であって、(a)前記損数のワード線の表面を被覆する室化膜と、(b)前記室化 **朠とは異なる材料からなり、前記室化膜および複数のワ** - ド線を被覆するように前記半導体基板上に堆積された 第1の絶縁膜と、(c)前記第1の絶縁膜において、互 いに隣接するワード線間の領域に、前記メモリセル選択 MIS・FETの半導体領域が露出するように穿孔され た接続孔であって、前記第1の絶縁膜と前記室化膜との エッチング選択比を大きくした状態でのエッチング処理 により自己整合的に穿孔されたビット線用の接続孔と、 (d) 前記第1の絶縁膜上に形成され、前記ピット線用 の接続孔を通じて前記メモリセル選択MIS・FETの 半導体領域に電気的に接続された前記複数のビット線 と、(e) 前記第1の絶縁膜上に前記複数のピット線を 被覆するように堆積された第2の絶縁膜と、(f)前記 第1の絶縁膜および第2の絶縁膜において、互いに隣接 するワード線間であ り、かつ、互いに隣接するビット線 間の領域に、前記メモリセル選択MIS・FETの半導 体領域が露出するように穿孔された接続孔であって、前 記第1の絶縁膜および第2の絶縁膜と前記室化膜とのエ ッチング選択比を大きくした状態でのエッチング処理に より自己整合的に穿孔されたキャパシタ用の接続孔とを (e) 前記ピット線用の接続孔およびキャパシタ 用の接続孔の平面形状を、前記ワード線に対して交差す る方向の長さが、前記ワード線の延在方向の長さよりも 長くなるような形状としたことを特徴とする半導体集積 同路装置。

【請求項 29】 半導体基板上に形成したメモリセル選択MIS・FETのゲート電極を構成する複数のワード線と、前記ワード線の上層にワード線の延在方向に直AM を有する半導体集後回路するのビット線とを備えた口RA のカード線の表面を被覆する変化膜と、(a)前記室化膜とは異なる料料からなり、前記等体型化膜とは異なる材料からなり、前記等体型化膜とは異なる材料からなり、前記等体型化膜によいて接続するように空体を検膜によいであるように変化である。 MIS・FETの半導体領域が露出場に上によいて、選択MIS・FETの半導体領域があ出まるとによりに変化を発展によりに近ばまるワード線間の領域に、前記を1によいて、選択MIS・FETの半導体領域が露出場によりに対するように変化が変化により、前記第1の絶縁限と前に対した方列を表示するように変化が処理により自己である。 フラグの上面を被覆するように前記第1の絶縁膜上に地 経された第2の絶縁膜と、(f) 対記第2の絶縁膜上に 形成された前記複数のビット線を被買するように地様された第3の絶縁膜と、(g) 前記第2の絶縁膜と、 た第3の絶縁膜と、(h) 前記第1の絶縁膜、第2の絶縁膜、第2の絶縁膜に第2の絶縁膜に第2の絶縁膜において、前記ブラグの一部が露出場に、そのブラグの一部が露出になるように穿孔された接続1の絶縁膜と前記室化とのエッチング選択とを大き、した状態でのエッチング処理により自己整合的に穿孔されたキャパシタ用の接続孔とを前記ワード線にの延右というとは、 されたキャパシタ用の接続形式と、(i) 前記対して された中の接続孔の平面前記でード線にの延右とないます。 で交差する方向の長さが、形状としたことを特徴とする半端 体集経の路鏡

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集続回路装置の製造方法および半導体集続回路装置技術に関し、特に、DRAM (Dynamic Random Access Memory) を有する半導体集積回路装置の製造方法および半導体集積回路装置に適用して有効な技術に関するものである。

[00002]

【従来の技術】大容量メモリを代表する半導体メモリとしてDRAMがある。このDRAMのメモリ客量は益々増大する傾向にあり、それに作ってDRAMのメモリセルの条積度を向上させる観点からメモリセルの専有面積も縮小せざるを得ない方向に進んでいる。

【0003】しかし、DRAMのメモリセルにおける情報審検用容型素子(キャパシタ)の審検容量値は、DRAMの動作マージンやソフトエラー等を考慮する観点等から世代によらず一定量が必要であ り、一般に比例縮小できないことが知られている。

【0004】そこで、限られた小さな占有面核内に必要な審核容量を確保できるようなキャパシタ構造の開発が進められており、その構造として、ポリシリコン等からなる2層の電極を容量絶縁膜を介して積み重ねてなる、いわゆるスタックトキャパシタ等のような立体的なキャパシタ構造が採用されている。

【0005】スタックトキャパシタは、キャパシタ電極をメモリセルの選択MOS・FET (Metal Oxide Semi conductor Field Effect Transistor)の上層に配置する構造が一般的であり、この場合、小さな占有面積で大きな蓄積容量を確保できるとともに、必要とする蓄積容量が小さくて済むという特徴がある。

【0005】このようなスタックトキャバシタ構造として、例えばキャバシタをビット線の上方に配置する、いわゆるキャバシタ・オーバー・ピットライン(Capacitor Over Bitline; 以下、COBと略す)構造がある。 【0007】この構造においては、審務電極(ストレー ジノード)の下地段差がビット線によって平坦化することができるので、キャパシタを形成する場合におけるプロセス上の負担を小さくすることができる等、種々の優れた特徴がある。

【〇〇〇8】ところで、このC〇日構造においては、キャパシタがビット線の上層に配置されている関係上、キャパシタと選択M〇S・FETの半導体領域とを電気的に接続するキャパシタ用接続孔を、互いに隣接するビット線間で、かつ、その下層の互いに隣接するワード線間に配置する構造になる。

【〇〇〇9】しかし、この場合、そのキャパシタ用接続 孔内の導体膜がビット線やワード線と短絡しないように その接続孔を形成する必要があるために、互いに隣接す るワード線の間隔や互いに隣接するビット線の間隔を、 位置合わせずれ等を考慮して、ある程度広くしなければ ならず、素子集積度の向上やチップサイズの縮小を阻害 する。したがって、高集積化を実現するためには、高度 な合わせ技術や工程管理が必要となっている。

【〇〇1〇】そこで、このような問題を回避すべく、ワード線の表面を、変化膜等のような周間絶縁膜とは異種の絶縁材料で被覆することにより、キャバシタ用接続孔を通常のエッチング処理によって自己整合的に形成する技術がある。

【〇〇11】 この技術の場合、キャパシタ用接続孔をエッチング処理によって穿孔する場合に、その接続孔が平面的にはワード線にかかるようであってもワード線の周りの金化映がエッチングストッパとして機能するので、その接続孔からワード線が露出してしまうこともなく、接続孔を形成することができる。

【0012】なお、COB構造のメモリセルを有するDRAMについては、特開平7-122554号公報などに記載がある。また、キャパシタ用接続孔を自己整合的に形成する技術については、特開平9-55479号公報に記載がある。

[0013]

【発明が解決しようとする課題】ところで、本発明者は、上記したキャパシタ用接続孔を自己整合的に形成する技術について検討した。以下は公知とされた技術ではないが、本発明者によって検討された技術であり、その概要は次のとおりである。

【0014】すなわち、上記したキャパシタ用接続孔を 自己整合的に形成する技術においては、キャパシタ用接 統孔が平面正円状に形成されており、その孔径が互いに 隣接するピット線の間隔で決まる最小間隔に設定されて いる。

【ロロ15】しかし、キャパシタ用接続孔の孔径を隣接ビット線間の最小間隔に設定すると、その接続孔の底で半導体領域との接触面積を充分に確保することができないという問題がある。特に、その接続孔の平面位置は、ずれることが予想されるので、その場合には、その接触

面積がさらに小さくなってしまう。

【OO16】このため、キャパシタと選択MOS・FETの半導体積域との接触括抗が増大する結果、DRAMにおける情報の読み出しや書き込みが充分に行われなくなるとともに、DRAMの動作マージンが著しく低下してしまい、DRAMの機能や動作信頼性が著しく低下する問題がある。

【0017】また、孔径が隣接ビット線間の最小間隔で決められるキャパシタ用接続孔は、非常に微細であり加工限界に近ついているため、良好に開けることが困難であり、開口されない場合も生じる結果、DRAMの歩留りが著しく低下する問題がある。

【0018】一方、このような微細な接続孔を開ける技術として位相シフトマスクを用いたフォトリソグラフィ技術がある。この技術においては、透過光の位相を操作することにより転写パターンの解像度を向上させることができる。

【0019】しかし、位相シフト技術は、高度で高価な技術であるとともに、新たに半導体集積回路装置の製造工程に導入するのに時間や手間がかかり、半導体集積回路装置の開発期間が長くなるという問題がある。

【0020】特に、DRAMのメモリセル領域においては、接続孔が高密度に配置され、その隣接間隔が益々縮小される傾向にあるため、位相シフトマスク上のパターンの設計や適切な配置が困難な状況にあり、微細パターンの転写に限界が生じつつある。

ンの転写に限界が生じつつある。 【ロロ21】本発明の目的は、接続孔を自己整合的に形成する場合に、その接続孔が多少位置ずれしたとしてもその底部における接触面積を充分に確保することのできる技術を提供することにある。

【0022】また、本発明の他の目的は、接続孔を自己整合的に形成する場合に、その接続孔の加工マージンを向上させることのできる技術を提供することにある。

【0023】さらに、本発明の他の目的は、接続孔を自己整合的に形成する場合に、位相シフト技術等のような高度で高価な技術を導入しないでも、その接続孔を形成することのできる技術を提供することにある。

【0024】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであるう。

[0025]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0026】本発明の半導体集積回路装置の製造方法 は、(a)半導体基板上に複数の配線を形成する工程 と、(b)前記複数の配線の表面を室化限によって被積 する工程と、(c)前記室化限被積工程後の半導体基板 上に、前記室化限とは異なる材料からなる絶縁限を堆積 する工程と、(d)前記絶縁限において、前記複数の配 線のうちの互いに隣接する配線の間の領域に、前記半導体基板の一部が震出するような接続孔を穿孔する場合に、前記路線隊と前記窓化隊とのエッチング選択比を大きくした状態でのエッチング処理を施すことにより、前記接號孔を自己整合的に穿孔する工程とを備え、(e)前記接號孔の中面形状を、前記互いに隣接する配線に対して交差する方向の長さが、前記互いに隣接する配線ののである。

【0027】また、本発明の半導体集積回路装置の製造 方法は、半導体基板上に形成したメモリセル選択MIS FETのゲート電極を構成する複数のワード線と、前 記ワード線の上層にワード線の延在方向に直交するよう に延在する複数のビット線とを備えたDRAMを有する 半導体集積回路装置の製造方法であって、〔a〕半導体 基板上に前記複数のワード線を形成する工程と、(b) 前記複数のワード線の表面を窒化膜によって被覆する工 程と、(c)前記室化膜被覆工程後の半導体基板上に、 前記室化膜とは異なる材料からなる絶縁膜を堆積する工 (d) 前記絶縁膜において、互いに隣接するワ-FQA間に、前記メモリセル選択MIS・FETの半導体 領域の一部が露出するような接続孔を穿孔する場合に、 前記絶縁膜と前記室化膜とのエッチング選択比を大きく した状態でエッチング処理を施すことにより、前記接続 孔を自己整合的に穿孔するとともに、その接続孔の平面 形状を、前記ワード線に対して交差する方向の長さが、 前記ワード線の延在方向の長さよりも長くなるような形 状に形成する工程とを有するものである。

【0028】また、本願において開示される発明のうち、他の概要を説明すれば、次のとおりである。

【ロロ29】本発明の半導体集積回路装置の製造方法 は、(a)半導体基板上に配線形成用の導体膜および第 1の室化膜を下層から順に堆積した後、その導体膜およ び第1の室化膜をパターニングすることにより、上部に 第1の室化膜からなるキャップ膜が設けられた複数の配 線を形成する工程と、 (b) 前記配線形成工程後の半導 体基板上に前記複数の配線およびキャップ膜を被覆する ように第2の変化膜を堆積した後、その変化膜をエッチ バックすることにより、前記複数の配線およびキャップ 膜の側面に変化膜からなるサイドウォールを形成する工 程と、(c)前記サイドウォール形成工程後の半導体基 板上に、前記室化膜とは異なる材料からなる絶縁膜を堆 様する工程と、(d)前記絶縁膜において、前記複数の 配線のうちの互いに隣接する配線の間の領域に、前記半 **導体基板の一部が露出するような接続孔を穿孔する場合** に、前記絶縁膜と前記第1の室化膜および第2の室化膜 とのエッチング選択比を大きくした状態でエッチング処 理を施すことにより、前記接続孔を自己整合的に穿孔す る工程とを備え、(e)前記接続孔の平面形状を、前記 互いに隣接する配線に対して交差する方向の長さが、前 記互いに隣接する配線の延在方向の長さよりも長くなるような形状に形成するものである。

【〇〇3〇】本発明の半導体集積回路装置の製造方法 は、半導体萎栃上に形成したメモリセル選択MIS・F ETのゲート電極を構成する複数のワード線と、前記ワ ド線の上層にワード線の延在方向に直交するように延 在する複数のピット線とを備えたDRAMを有する半導 体集積回路装置の製造方法であって、(a)半導体基板 上に配線形成用の導体膜および第1の室化膜を下層から 順に堆積した後、その導体限および第1の窒化膜をパタ ニングすることにより、上部に第1の変化膜からなる キャップ膜が設けられた複数の配線を形成する工程と、 (b) 前記配線形成工程後の半導体基板上に前記複数の 配線およびキャップ膜を披覆するように窒化膜を堆積した後、その窒化膜をエッチパックすることにより、前記 複数の配線およびキャップ膜の側面に変化膜からなるサ イドウォールを形成する工程と、(c) 前記サイドウォール形成工程後の半挙体基板上に、前記室化陕とは異な る材料からなる絶縁膜を堆積する工程と、(d) 前記絶 縁朠において、前記複数の配線のうちの互いに隣接する 配線の間の領域に、前記メモリセル選択MIS・FET の半導体領域が露出するような接続孔を穿孔する場合 に、前記絶縁膜と前記第1の室化膜および第2の窒化膜 とのエッチング選択比を大きくした状態でエッチング処 理を施すことにより、前記接続孔を自己整合的に穿孔す る工程とを備え、(e)前記接続孔の平面形状を、前記 ワード森に対して交差する方向の長さが、前記ワード森 の延在方向の長さよりも長くなるような形状に形成する ものであ る。

【0031】本発明の半導体集積回路装置の製造方法 は、半導体基板上に形成したメモリセル選択MIS・F ETのゲート電極を構成する複数のワード線と、前記ワ ード線の上層にワード線の延在方向に直交するように延 在する複数のピット線とを備えたDRAMを有する半導 体集積回路装置の製造方法であ って、(a)半導体基板 上に配線形成用の導体膜および第1の室化膜を下層から 順に堆積した後、その導体膜および第1の室化膜をパタ ニングすることにより、上部に第1の変化膜からなる キャップ膜が設けられた複数のワード線を形成する工程 と、(b) 前記ワード線形成工程後の半導体基板上に第 2の室化膜を堆積することにより、前記複数のワード線 の側面、キャップ膜の表面および半導体基板上の平坦面 を第2の室化膜によって被積する工程と、(c)前記第 2の変化膜の被覆工程後の半導体基板上に、前記第1の **室化** 限とは異なる材料からなる絶縁膜を堆積する工程 (d) 前記絶縁膜において、前記ワード線の隣接間 前記メモリセル選択MIS・FETの半導体領域が 露出するような接続孔を穿孔すべく、前記絶縁膜と前記 第1の室化膜および第2の室化膜とのエッチング選択比 を大きくした状態でエッチング処理を施すことにより、

前記接続孔を自己整合的に穿孔する場合に、前記絶縁膜 のエッチング速度の方が、前記第1の変化限および第2 の室化膜のエッチング速度よりも遠くなるような条件で エッチング処理を施し、前記半導体基板の平坦面上の第 2の室化膜を露出させた後、前記第1の室化膜および第 2の笠化膜のエッチング速度の方が、前記絶縁膜のエッ チング速度よりも速くなるような条件でエッチング処理 を施し、前記接続孔を自己整合的に穿孔する工程とを備 え、(e) 前記接続孔の平面形状を、前記ワード線に対 して交差する方向の長さが、前記ワード線の延在方向の 長さよりも長くなるような形状に形成するものである。 【0032】本発明の半導体集積回路装置の製造方法 は、半導体基板上に形成したメモリセル選択MIS・F ETのゲート電極を構成する複数のワード線と、前記ウ ド線の上層にワード線の延在方向に直交するように延 在する複数のピット線とを備えたDRAMを有する半導 体集積回路装置の製造方法であ って、(a) 前記半導体 基板に分離溝を形成した後、その分離溝内に分離膜を埋 め込むことにより、前記半導体基板に満形埋込分離領域 を形成する工程と、(b)前記半導体基板上に配線形成 用の導体膜および第1の変化膜を下層から順に堆積した 後、その導体膜および第1の変化膜をパターニングする ことにより、上部に第1の変化膜からなるキャップ膜が 設けられた複数のワード線を形成する工程と、(c)前 記りード線形成工程後の半導体基板上に第2の室化膜を 堆積することにより、前記複数のワード線の側面、キャ ップ膜の表面および半導体基板上の平坦面を第2の室化 膜によって被覆する工程と、(d)前記第2の変化膜の 被厲工程後の半導体基板上に、前記第1の変化膜とは異 なる材料からなる絶縁膜を堆積する工程と、(e)前記 絶縁膜において、前記複数の配線のうちの互いに隣接す (e) 前記 る配線の間の領域に、前記メモリセル選択MIS・FE Tの半導体領域が露出するような接続孔を穿孔すべく、 前記絶縁膜と前記第1の室化膜および第2の室化膜との エッチング選択比を大きくした状態でエッチング処理を 施すことにより、前記接続孔を自己整合的に穿孔する場 合に、前記絶縁膜のエッチング速度の方が、前記第1の 室化膜および第2の室化膜のエッチング速度よりも速く なるような条件でエッチング処理を施し、前記半導体基 板の平坦面上の第2の窒化膜を露出させた後、前記第1 の空化膜および第2の窒化膜のエッチング速度の方が、 前記絶縁膜のエッチング速度よりも速くなるような条件 でエッチング処理を施し、前記接続孔を自己整合的に穿 孔する工程とを備え、(f)前記接続孔の平面形状を、 前記互いに隣接する配線に対して交差する方向の長さ が、前記互いに隣接する配線の延在方向の長さよりも長 くなるような形状に形成するものである。 【0033】本発明の半導体集積回路装置の製造方法

は、(a) 半導体基板上に配線形成用の導体膜および第 1の室化膜を下層から順に堆積した後、その導体膜およ

び第1の変化膜をバターニングすることにより、上部に 第1の変化膜からなるキャップ膜が設けられた複数の配 線を形成する工程と、(b)前記配線形成工程後の半導 体基板上に前記複数の配線およびキャップ膜を被覆する ように第2の窒化膜を堆積した後、その窒化膜をエッチ バックすることにより、前記複数の配線およびキャップ **朠の側面に室化膜からなるサイドウォールを形成する工** 程と、(c) 前記サイドウォール形成工程後の半導体基 板上に、前記室化膜とは異なる材料からなる第1の絶縁 膜を堆積する工程と、(d)前記第1の鉛縁膜上に前記 複数の第1の配線の延在方向に対して交差する方向に延 びる複数の第2の配線を形成する工程と、(e)前記第 1の絶縁限上にそれと同一材料からなる第2の絶縁膜を 堆積することにより、前記複数の第2の配線を被覆する 工程と、(1)前記第1の絶縁膜および第2の絶縁膜に おいて、互いに隣接する第1の配線間であ り、かつ、互 いに隣接する第2の配線間の領域に、前記半導体基板の 一部が露出するような接続孔を穿孔する場合に、前記第 1の絶縁膜および第2の絶縁膜と前記第1の変化膜およ び第2の窓化膜とのエッチング選択比を大きくした状態 でエッチング処理を施すことにより、 前記接続孔を自己 整合的に穿孔する工程とを備え、(e)前記接続孔の平 面形状を、前記互いに隣接する第1の配線に対して交差 する方向の長さが、前記互いに隣接する第1の配線の延 在方向の長さよりも長くなるような形状に形成するもの である.

【0034】本発明の半導体集積回路装置の製造方法 は、半導体基板上に形成したメモリセル選択MIS・F ETのゲート電極を構成する複数のワード線と、前記ワ ド線の上層にワード線の延在方向に直交するように延 在する複数のピット線とを備えたDRAMを有する半導 体集積回路装置の製造方法であって、(a)半導体基板 上に配線形成用の導体膜および第1の室化膜を下層から 順に堆積した後、その築体膜および第1の室化膜をパタ - ニングすることにより、上部に第1の変化膜からなる キャップ膜が設けられた複数のワード線を形成する工程 と、(b) 前記ワード線形成工程後の半導体基板上に第 2の空化膜を堆積することにより、前記複数のワード線 の側面、キャップ膜の表面および半導体基板上の平坦面 を第2の窒化膜によって被覆する工程と、(c)前記第 2の室化膜の被覆工程後の半導体基板上に、前記第1の **空化膜とは異なる材料からなる第1の絶縁膜を堆積する** 工程と、(d)前記第1の絶縁膜上に前記複数のビット 線を形成する工程と、(e)前記第1の絶縁膜上に、 れと同一材料からなる第2の絶縁膜を堆積することによ り、前記複数のビット線を被覆する工程と、(f) 前記 第 1 の絶縁膜および第2の絶縁膜において、互いに隣接 するワード線間であ り、かつ、互いに隣接するピット線 間に、前記メモリセル選択MIS・FETの半導体領域 が露出するようなキャパシタ用の接続孔を穿孔すべく、

前記第1の経縁限および第2の絶縁限と前記第1の空化 限および第2の変化限とのエッチング選択比を大きキャだ でエッチング処理を施すことにより、によっキングの理整合的に野孔する場合にに、 が見り、でエッチング処理を施すまり、にないで、 が、がまり、では、 が、前記第1の変化限および第2のをは関のチングを が、前記第1の変化限および第2のが は度よりも違く体差のでエッチの変化度のチが した後、前記第1の変化との変化度のが関係の とた後、前記第1のをに関いるを会にである。 した後、前記第1のをに関いるを会にである。 でエッチの変化をのが、 が、まりりも速くな条件の第2の変化をのが、 のエッチを強に、 のエッチを強に、 のエッチを強に、 のエッチを強に、 のエッチを強に、 のエッチを強に、 のエッチを強に、 のエッチをが、 がいたが、 のエッチをが、 のエッチを対し、 のエッチを対し、 のエッチを対し、 のエッチを対し、 のエッチをが、 のエッチをが、 のエッチをが、 のエッチをが、 のエッチをが、 のエッチを対し、 のエッチを対し、 のエッチを対し、 のエッチを対し、 のエッチを対し、 のエッチを対し、 のエッチをが、 のエッチをが、 のこことが、 のことが、 のこことが、 のこことが、 のこことが、 のこことが、 のことが、 のこことが、 のこことが、 のこことが、 のこことが、 のこことが、 のこことが、 のこことが、 のこことが、 のことが、 のこことが、 のこことが

【0035】本発明の半導体集積回路装置は、半導体基 板上に形成したメモリセル選択MIS・FETのゲート **電極を構成する複数のワード線と、前記ワード線の上層** にワード線の延在方向に直交するように延在する複数の ビット線とを備えたDRAMを有する半導体集積回路装 置であって、(a) 前記半導体基板に掘られた分離溝内 に分離映が埋め込まれてなる分離領域と、(b) 前記複 毎のワード線の表面を被覆する変化膜と、(c) 前記室 数のワード線の表面を被覆する室化膜と、 化膜とは異なる材料からなり、前記室化膜および複数の ワード線を被覆するように前記半導体基板上に堆積され た第1の絶縁膜と、(d)前記第1の絶縁膜において、 互いに隣接するワード線間の領域に、前記メモリセル選 択MIS・FETの半導体領域が露出するように穿孔さ れた接続孔であ って、前記第1の絶縁膜と前記室化膜と のエッチング選択比を大きくした状態でのエッチング処 理により自己整合的に穿孔されたビット線用の接続孔 (e) 前記第1の絶縁膜上に形成され、前記ピット 森用の接続孔を通じて前記メモリセル選択MIS・FE Tの半導体領域に電気的に接続された前記複数のビット 線と、(f)前記第1の絶縁膜上に前記複数のビット線 を被覆するように堆積された第2の絶縁膜と、(g)前 記第1の絶縁膜および第2の絶縁膜において、互いに隣 接するワード線間であ り、かつ、互いに隣接するビット 線間の領域に、前記メモリセル選択MIS・FETの半 **導体領域が露出するように穿孔された接続孔であって、** 前記第1の絶縁膜および第2の絶縁膜と前記室化膜との エッチング選択比を大きくした状態でのエッチング処理 により自己整合的に穿孔されたキャパシタ用の接続孔と を備え、(h)前記ピット線用の接続孔およびキャパシ タ用の接続孔の平面形状を、前記ワード線に対して交差 する方向の長さが、前記ワード線の延在方向の長さより も長くなるような形状としたものである。

【0036】 【発明の実施の形態】以下、本発明の実施の形態を図面 に基ついて詳細に説明する(なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する)。

【0037】(実施の形態1)図1および図2は本発明の一実施の形態である半導体集核回路装置のメモリ領域における更新中間図、図3および図4は図1および図2の半導体集核回路装置のメモリ領域におけるパターンの位置合わせずわを説明するためのメモリ領域の要が対したメモリ領域の要が対したが対したメモリ領域の平面図、図7は図1の半導体集積回路装置のよるよび図7は図1の半導体集積回路装置のよのの変形をありませばの要が下面図、図8(6)は図1のVII-VIIはの断面図、図8(6)は図1のVII-VIIはの断面図、図8(6)は図1のVII-VIIはの断面図、図8(6)は図1のVII-VIIはの断面図、図10路間図の断面図、図1のIX-IX級の断面図、図1のIX-X級の断面図、図1時の単導体集積回路装置の製造方法のが出るよる。

【0038】本実施の形態 1 においては、本発明を、例えば64M・DRAMに適用した場合について説明する。ただし、ワード構成は、これに限定されるものではなく種々変更可能である。

【0039】まず、本実施の形態1のDRAMにおけるメモリ領域の平面構造を図1~図7によって説明する。なお、図1、図3~図7においては、図面を見具くするため、所定のパターンに網目状のハッチングを付す。

【0040】このDRAMを構成する半導体基板1は、例えばp-形のシリコン(Si)単結晶からなり、メモリ領域における半導体基板1の主面上には、複数の活性領域Dと、それを取り囲む分離領域Sとが配置されている

【0041】メモリ領域における活性領域のは、例えばガルウィング状にパターン形成されており、この活性領域のからは半導体基板1の主面の一部が分離領域形成用の絶縁限には被覆されずに露出されている。

【ロロ42】 そして、この半導体基板 1 の主面が露出されている活性領域 Dに、メモリセルM Cの選択M O S・FET (Metal Oxide Semiconductor Field Effect Transistor) Qにおけるソース・ドレイン用の一対の半導体領域やチャネル領域が形成されている。

【0043】なお、図1~図7の上下方向に互いに隣接する活性領域 D, Dは、その各々の中心線位置が、活性領域 Dにおける図1~図7の横方向の長さの半分程度だけ図1~図7の横方向にずれて配置されている。

【0044】分離領域Sは、互いに隣接する集接回路素子間を電気的に分離する領域である。この分離領域Sにおいては、半導体基板1の主面が分離領域形成用の絶縁限によって被覆されている。したがって、半導体基板1の主面の露出部分、すなわち、上記した活性領域Dの平面形状は、この分離領域Sの絶縁限によって形成されて

【0045】半導体基板1上において活性領域Dや分離 領域 Sの上層には、複数本のワード森WLのパター ンが 互いに平行に所定の隣接距離を隔てて配置されている。

【0046】このワード線W上は、図1~図7の上下方 向に延在する帯状の導体パターンであ り、その一部が活 性領域 D上に重なるように、かつ、互いに隣接するワー ド線W Lの間が活性領域 Dの異端部近傍の上方および中 央領域の上方に配置されるように、図1~図7の横方向 に互いに隣接する活性領域 Dの互いの中心線の間に 4本 ずつ配置されている。

【0047】そして、このワード線W Lにおいて活性領域Dと重なる部分が上記した選択MOS・FET Qのゲ ート電極となっている。また、活性領域DIにおいて、ワード線WLが重なる領域は選択MOS・FETQのチャ ネル領域となり、ワード線W Lの両側の領域はソース・ ドレイン用の一対の半導体領域となっている。

【0048】なお、ワード線WLの線幅は、選択MOS ・FETQのしきい値電圧を得るために必要な一定の幅 を有しており、例えば0.20~0.30μm、好ましくは0.25 μm程度である。また、互いに隣接するワード線WLの 間隔は、例えば0.15~0.25 μm、好ましくは0.20 μm程 度である。

【0049】 この各ワード森WLに重なる自己整合パタ - ンSAは、活性領域Dの一部が露出するような後述の プラグ用の接続孔PCやビット線用の接続孔BLCを形 成する際に、その接続孔BLCを自己整合的に形成する ためのパターンである。

【OO50】この自己整合パターンSAは、例えば室化 シリコン等からなり、ワード線WLの全体を覆うよう に、ワード線wLの両側部からワード線wLの幅方向に 所定寸法だけ突出された状態で、ワード線Wによりも幅 広に形成されている。

【0051】この自己整合パターンSAを設けたことに より、その接続孔PC、BLCから露出する活性領域D (すなわち、選択MOS・FETQの一対の半導体領 域)において、ワード線WLの幅方向の寸法は、互いに 隣接する自己整合パターンSAの間隔でほぼ規定されて いる。したがって、その接続孔PC。BLCからワード 線W Lが露出されないようになっている。なお、その接 統孔PC。BLCから露出する活性領域Dにおいて、ワ - ド線WLの延在方向の寸法は、接続孔PC,BLCの 直径で規定されるようになっている。

【D D 5 2 】 このワード森W L や自己整合パターンS A の上層には、複数の円形状等のブラグPのパターンが配 置されている。なお、図1および図7においては図面を 見易くするためプラグPに網目状のハッチングを付す。 【ロロち3】このプラグPは、メモリセルMCのキャパ シタ Cの審積電極と、選択MOS・FET Qの一方の半

導体領域とを電気的に接続するための導体パターンであ

り、各プラグPは、選択MOS・FETQの一方の半導

体領域上に重なるように配置されている。 【0054】このプラグPの上層には、複数のビット線 BLのパターンが互いに平行に所定の隣接距離を隔てて 配置されている。このピット線BLは、上記したワード 線W Lの延在方向に対して交差する方向に延びる導体パ ターンであ り、その一部が下層における活性領域 Dの中 央の突出領域に重なるように、かつ、互いに隣接するビット線 B L の間に下層のブラグ P が配置されるように設 けられている.

【0055】各ビット線BLは、基本的には帯状に形成 されているが、上記した活性領域Dの突出領域と重なる 部分では他の部分よりも幅広にパターン形成されてい る。なお、ビット森BLの細い部分の鎮幅は、例えば0. 17μ m程度、互いに隣接するビット線 B L の幅の細い部 分同士の間隔は、例えば0.40μm程度である

【0056】 このビット線BLの幅広部分には、ビット 線BLと上記した活性領域 Dの突出領域、すなわち、選 択MOS・FETQの他方の半導体領域とを電気的に接 **粒するためのピット線用の接続孔BLCのパターンが配** 置されている。なお、図1においては、図面を見易くす るため、このビット練用の接続孔BLCに、プラグPに 付した網目よりも細かい網目状のハッチングを付す。

【0057】本実施の形態 1 においてピット鉄用の接続 孔BLCの形状は、ビット執BLの延在方向(ワード練 WLの幅方向)の寸法の方が、ビット線BLの幅方向 (ワード線の延在方向) の寸法よりも長くなるように形 成されている。

【0058】すなわち、ピット線用の接続孔BLCにお いて、ビット線の延在方向の寸法と、ビット線の幅方向 の寸法との比が、例えば1よりも大きくなっている。

【ロロ59】これにより、ビット線BLと選択MOS・ FETQの他方の半導体領域との接触面積を大きくする ことができる。すなわち、ピット森BLと選択MOS・ FETQとの電気的な接続状態を良好にすることが可能 となっている。

【0060】しかも、このピット線BLと選択MOS・ FETQの他方の半導体領域との接触面積は、ビット線 用の接続孔BLCと選択MOS・FETQの半導体領域 との間に多少の位置合わせずれが生じても充分に確保す ることが可能となっている。したがって、ビット線用の 接続孔BLCと活性領域D、すなわち、選択MOS・F ETQの半導体領域との位置合わせマージンを増大させ ることが可能となっている。

【ロロ61】例えば図5は本発明者が検討したビット線 用の接続孔50を示している。この技術の場合は、ビット線用の接続孔50の孔径が、ビット線の幅方向(図5 の上下方向)の位置合わせ等の関係で決められる寸法に 設定されている。したがって、その接続孔50の形状は 平面円形状に形成されている。

【0052】図5においては、このピット線用の接続孔50と活性領域Dとの位置合わせが良好な場合を示している。なお、図5においては、図面を見易くするため、ピット線用の接続孔50から露出する活性領域D部分に網目状のハッチングを付す。

【0063】しかし、この図5に示す技術の場合、ビット執用の接続孔50と活性領域 Dとの間に位置合わせずれが生じると、その接続孔50から露出される活性領域 Dの面積、すなわち、ビット線と選択MOS・FETQの他方の半達体領域との接触面積がその接続孔50を自己整合的に形成することに起因して非常に小さくなってしまう。

【0064】図6は、その接続孔50と活性領域 Dとの相対位置が図6の構方向に互いに離間するように位置すれした場合の一例を示している。この場合、その接続孔50から露出する活性領域D部分、すなわち、ピット線と選択 MOS・FETQの他方の半導体領域との接触面核が、網目状のハッチングで示すように、非常に小さくなってしまう。

【0055】 -方、本実施の形態1において、このビット線用の接続孔BLCと活性領域Dとの位置合わせが良好な場合と、その接続孔BLCと活性領域Dとの相対位置が図6の場合と同様に位置ずれした場合とをそれぞれ図3および図4に示す。なお、図3および図4においても、図面を見易くするため、ビット線用の接続孔BLCから露出する活性領域D部分に網目状のハッチングを付す。

【0066】本実施の形態1においては、図4に示すように、ビット線用の接続孔BLCと活性領域Dとの相対位置が図5の場合と同様に位置すれしたとしても、ビット線用の接続孔BLCから露出する活性領域Dの露出面様、すなわち、ビット線BLと半導体領域との接面積を図5の場合よりも充分に確保することができる。

を図5の場合よりも充分に確保することができる。 【0067】また、本実施の形態1においては、ビット 線8Lの接続孔8LCの平面形状をビット線8Lの延右 方向に長くしたことにより、図5でデート技術の場合よりも接続孔8LCの開口加工マージンを向上させること が可能となっている。これにより、ビット線用の接続孔 BLCの開口不良を防止することが可能となっている。 また、その開口不良を防止するために位相シフトマスク を用いた高度で高価な響光技術を導入する必要も無くなる。

【0068】次に、ビット線BLやビット線用の接続孔 BLCの上層には、複数個のキャパシタCの審核電極が 配置されている。このキャパシタCは、メモリセルMC を構成するデータ審核用のキャパシタであ り、各審核電 権はプラグPのパターンに重なるように配置されてい る。

【0069】本実施の形態 1 においては、例えばクラウン形状のキャパシタロが採用されている。ただし、キャ

パシタ Cは、クラウン形状に限定されるものではなく種々変更可能であり、例えばフィン形状としても良い。 【0070】なお、図1および図2においてキャパシタ Cの外周の枠線は、クラウン状の蓄経電極における側壁 電極部を示している。また、図1および図2において は、その側壁電極部の外周等に微細な凹凸が形成されて いることを示している。

【ロロフ1】このキャパシタCの審接電極の中央には、その審接電極と上記したブラグPとを電気的に接続するキャパシタ用の接続孔STCのパターンが配置されている

【0072】すなわち、キャパシタCの審核電極はキャパシタ用の接続孔STCを通じてブラグパターンPに電気的に接続され、さらに、そのプラグパターンPを介して選択MOS・FETQの一方の半導体領域と電気的に接続されている。

【0073】なお、図1においては、図面を見易くするため、このキャパシタ用の接続孔STCに、ブラヴPに付した網目よりも細かい網目状のハッチングを付す。

【0074】本実施の形態1において、キャパシタ用の接続孔STCの形状は、ビット線BLの延在方向(ワード線WLの幅方向)の寸法の方が、ビット線BLの幅方向(ワード線の延在方向)の寸法よりも長くなるように形成されている。

【ロロ75】すなわち、キャパシタ用の接続孔STCにおいて、ビット線の延在方向の寸法と、ビット線の値方向の寸法と、ビット線の幅方向の寸法との比が、例えば1よりも大きくなっている。

【ロロ76】これにより、キャパシタでの善緩電極とブラグPとの接触面積を大きくすることができる。すなわち、キャパシタでと選択MOS・FETQとの電気的な接続状態を良好にすることが可能となっている。

【〇〇77】例えば図7は本願発明の場合のキャパシタ用の接続孔STCと本発明者が検討したキャパシタ用の接続孔51との比較を示している。なお、図7においては図面を見よくするため、キャパシタ用の接続孔STCは投続孔51に関目状のハッチングを付し、キャパシタ用の接続孔STCに接続孔51に付した調目よりも細かい調目状のハッチングを付す。

【〇〇78】キャパシタ用の接続孔51は、キャパシタ 〇をピット線BLの上層に配置する関係上、その一部からピット線BLが露出しないように、接続孔51の孔径が、互いに隣接するピット線BL間の間隔によって決められる最小の寸法に設定されている。したがって、その接続孔51は平面円形状に形成されている。

【〇〇79】一方、本実施の形態1の場合におけるキャパシタ用の接続孔STCは、ビット線BLの幅方向の寸法が接続孔51と同様にビット線間の間隔によって決められる最小寸法によって設定されているが、ビット線BLの延在方向の寸法がビット線BLの幅方向寸法よりも長く設定されている。

【0080】したがって、図7から分かるように、本実施の形態1のキャパシタ用の接続孔STCの方が、接続孔S1の場合よりもその開口部からブラグPの上面が露出する面様、すなわち、キャパシタCの善後電極とブラグPとの接触面積が大きいことが分かる。

【0081】また、キャパシタでの審核電極とブラグPとの接触面核は、キャパシタ用の接続孔STでとブラグPのパターンとの間に位置合わせずれが生じても充分に確保することが可能となっている。これについては、上記したビット。株用の接続孔BLCと同じ理由からである。したがって、キャパシタ用の接続孔STでとブラグPとの位置合わせマージンを増大させることが可能となっている。

【0082】また、本実施の形態1においては、キャパシタで用の接続孔STでの平面形状をビット線BLの延在方向に長くしたことにより、接続孔STでの開口加工マージンを向上させることが可能となっている。これにより、キャパシタ用の接続孔STでの開口不良を防止することが可能となっている。また、その開口不良を防止するために位相シフトマスクを用いた高度で高価な露光技術を導入する必要も無くなる。

【0083】次に、本実施の形態1の半導体集積回路装置の断面構造を図8~図10によって説明する。なお、図8(a)、図9および図10はDRAMのメモリ領域の要部断面図を示し、図8(b)はDRAMの周辺回路領域の要部断面図を示している。

【0084】メモリ領域における半導体基板1には深い nウエルDWが形成されている。この深いnウエルDW は、メモリ領域を周辺回路領域等から電気的に分離する 機能を有する領域であり、例えばn形不純物のリンが導入されて形成されている。なお、深いnウエルDWは所 定の電位に設定されるようになっている。

【ロロ85】メモリ領域および周辺回路領域において半 導体基板1の深いロウエルロWの上層部には、ロウエル Wpm、Wppが形成されている。このロウエルWpm、Wpp は、例えばロ形不純物のホウ素等が導入されて形成され ている。

【0086】また、この pウエルWpm, Wppの所定の深さ領域には、特に分離清2 e の底部近傍の深さ領域において不純物造度がピークになるように、チャネルストッパ領域 CS が成されている。このチャネルストッパ領域 PSは、例えば p形不純物のホウ素等が導入されて形成されている。

【0088】すなわち、分離領域Sは、半導体基板1の 厚さ方向に掘られた分離溝2a内に分離用の絶縁膜2b を埋め込むことで形成されている。この分離用の絶縁膜 2 bは、例えば二酸化シリコン (Si O2)等からなる。 【OO89】ここで、まず、メモリ領域について詳細に 説明した後、周辺回路領域について説明する。

【0090】メモリ領域における半導体基板1のpウエルWpm上には、メモリセルMのが形成されている。このメモリセルMのは、1つの選択MのS・FETQと1つのキャパシタのとから構成されている。この1個のメモリセルMののサイズは、例えば0.35~0.65μm2、好ましくは0.5 μm2 程度である。

【0091】選択MOS・FET Qは、半導体基板1の上部に互いに離間して形成された一対の半導体領域3da、3dbと、半導体基板1上に形成されたゲート鉛棒膜3iと、ゲート鉛棒膜3i上に形成され上述のようにワード線WLの一部であるゲート電極3gとを有している。

【ロロ92】半導体領域3da,3db は、選択MOS・FETQのソース・ドレイン領域を形成するための領域であり、例えばπ形不純物のリンが導入されて形成されている。

【0093】この半導体領域3dbは、半導体領域3db1と半導体領域3db2とを有している。半導体領域3db2とを有している。半導体領域3db2は、プラグPに接する領域に形成されており、プラグPとの接触抵抗を下げる機能を有している。なお、この半導体領域3da、3dbの間においてゲート電極3eの下層に選択MOS・FETQのチャネル領域が形成される。

【0095】この導体膜3g2 により、ゲート電極3g、すなわち、ワード線WLの抵抗が下げられている。ただし、ゲート電極3gは、低抵抗ポリシリコンの単体膜で形成しても良いし、タングステン等のような所定の金属で形成しても良い。

【0095】このゲート電極3g、すなわち、ワード線WLの上面には、絶縁膜4を介してキャップ絶縁膜5が形成されている。絶縁膜4は、例えば5102等からなり、キャップ絶縁膜5からの応力を緩和するための応力を緩衝機能を有している。キャップ絶縁膜5は、例えば空化シリコンからなり、上記した自己整合パターンSA(図1等参照)としての機能を有している。

【0097】また、このキャップ経縁限5の上面および側面、ゲート電極3g、すなわち、ワード線WLの側面および隣接するワード線WL間における半導体基板1の平坦面上には絶縁関6が形成されている。

【0098】 この絶縁膜 5 は、例えば変化シリコンからなり、上記した自己整合パターンSA(図 1等参照)と

しての機能を有している。なお、図1等における自己塾 合パターンSAにおいてワード線W しから平面的に所定 寸法だけ突出している領域は、ワード線W しの両側面に 被害された絶縁膜 6部分に等しい。

【0099】この絶縁敗5の上層には、層間絶縁敗7 e が堆積されている。層間絶縁敗7 e は、例えば5 i 02 等からなり、その上面は平坦に形成されている。この層間絶縁敗7 e 上には、層間絶縁敗7 b ~ 7 d が下層から順に堆積されている。メモリ領域においては、接続孔等の形成に購してフォトリングラフィの特度を向上させるべく、層間絶縁敗7 b ~ 7 d の上面が平坦に形成されている。

【0100】この層間絶縁膜フョおよび絶縁膜5には、上記したプラグ用の接続孔PCが穿孔されている。プラグ用の接続孔PCからは選択MOS・FETQの一方の半導体領域3dbが露出されている。

【0101】このブラグ用の接続孔PCの下部において、ゲート電極3g、すなわち、ワード線WLの幅方向の寸法は、図8(e)および図9に示すように、互いに隣接するゲート電極3g(ワード線WL)の側面に形成される絶縁膜 6部分によって規定されている。これにより、ブラグ用の接続孔PCの位置が多少ずれてしまってもブラグ用の接続孔PCからゲート電極3g(ワード線WL)の一部が露出してしまう問題が生じないようになっている。

【0102】一方、このブラグ用の接続孔PCにおいて、ゲート電極3g、すなわち、ワード線WLの延在方向の寸法は、図10に示すように、その接続孔PCの孔径によって決められている。

【0103】ただし、この層においてワード線W Lの延在方向には他の配線が配置されていないので、その延在方向においてブラグ用の接続孔PCから他の配線が露出するようなこともない。

【0104】また、本実施の形態1においては、互いに 隣接するワード線WL(ゲート電極3g)間において半 導体基板1の平坦面上にも絶縁限6を設け、後述するよ うに、プラグ用の接続孔PCを穿孔する際に、母間絶縁 財フョーフィをエッチング院去した後、絶縁既6をエッ チング院去するというようにエッチング処理を分けて行 うようにしている。

【0105】これにより、平面的にブラグ用の接続孔PCの範囲内に入ってしまう分離領域Sの絶縁膜2b部分がブラグ用の接続孔PCを穿孔するためのエッチング工程時にエッチング除去されてしまう不具合を回避することが可能になっている。

【0106】プラグ用の接続孔PC内には、上記したプラグPが埋め込まれている。プラグPは、例えば低抵抗ポリシリコンからなり、選択MOS・FETQの半挙体領域3db と電気的に接続されている。なお、ブラグPには、例えばn形不純物のリンが含有されている。

【0107】層間絶縁期7dの上面には、ブラグPの上面を覆うように、例えばSi〇2 等からなる層間絶縁期7eが堆積されている。この層間絶縁期7e上には、上記したビット線8Lが形成されている。

【0108】このビット線BLは、導体膜BL1の上層に、導体膜BL2が堆積されてなり、上記したビット線用の接続孔BLCを介して半導体領域3da と電気的に接続されている。なお、この導体膜BL1は、例えば低抵抗ポリシリコンからなり、導体膜BL2は、例えばWS12からなる。

【0109】このビット線用の接続孔日LCの下部において、ゲート電極3g、すなわち、ワード線WLの帽方向の寸法は、図8(a)に示すように、互いに隣接するゲート電極3g(ワード線WL)の側面に形成される絶縁敗5部分によって規定されている。これにより、ビット線用の接続孔BLCの位置が多少すれてしまってもはット線用の接続孔BLCからゲート電極3g(ワード線WL)の一部が露出してしまう問題が生じないようになっている。

【O110】しかも、本実施の形態1においては、上記したように、ビット線用の接続孔BLCにおいてワード線WLの幅方向寸法が長くなるように形成されているので、ビット線用の接続孔と半導体領域3daとの相対位置がずれたとしても、そられの間の接触面積を充分に確保することが可能となっている。

【ロ111】一方、このビット線用の接続孔BLCにおいて、ゲート電極3g、すなわち、ワード線WLの延在方向の寸法は、ビット線BLの幅方向の位置合わせ条件で決まる値に設定されている。

【0112】ただし、この層においてワード線WLの延在方向には他の配線が配置されていないので、その延在方向においてピット線用の接続孔BLCから他の配線が乗出するようなこともない。

【ロ113】また、本実施の形態1においては、互いに 隣接するワード線WL(ゲート電極3g)間において半 導体基板1の平坦面上にも絶縁膜5を設け、後述するよ うに、ビット線用の接続孔BLOを穿孔する際に、層間 能縁膜7a~7dをエッチング除去した後、絶縁膜5を エッチング除去するというようにエッチング処理を分け て行うようにしている。

【O 1 1 4】 これにより、平面的にビット線用の接続孔 BLCの範囲内に入ってしまう分離領域Sの絶縁膜2b 部分がビット線用の接続孔BLCを穿孔するためのエッ チング処理時にエッチング院去されてしまう不具合を回 避することが可能になっている。

【ロ115】層間絶縁限フェ上には、例えばSiO2からなる層間絶縁限フェが形成されており、これによってビット線BLが被覆されている。さらに、層間絶縁限フェが形成されている。この層間絶縁限フェの上面は平坦に

形成されている。

【0116】この層間絶縁膜フェの平坦な上面上には、層間絶縁膜フトが形成されている。この絶縁膜フェは、キャパシタでの審積電極8を形成した後の下地絶縁膜を除去する際にエッチングストッパとして機能する膜であり、例えば変化シリコンからなる。

【0117】すなわち、眉間絶縁限フィ上に層間絶縁限フェを介在させることにより、変化シリコン等からなる層間絶縁限フトがピット線BLから離れるようにして、層間絶縁限フトによるピット線BLの容重の増大を抑えることが可能となっている。

【O118】また、層間絶縁膜7gの上面を平坦にすることにより、キャパシタのの審核電極形成後の下地絶縁 膜をエッチング除去する際に、そのエッチング堂をメモ リ領域の面内において均一にすることにより、そのエッ チングの制御性を向上させることが可能となっている。 【O119】層間絶縁膜7h上には、上記したキャパシ

【ロ119】層間絶縁膜フト上には、上記したキャパシタのが形成されている。すなわち、本実施の形態1のDRAMは、ビット線BLの上層にキャパシタのを設ける、いわゆるCOB構造となっている。

【0120】キャパシタでは、善核電極80表面にキャパシタ経縁膜を介してプレート電極80が被覆され構成されている。すなわち、本実施の形態1においては、審核電極80の下面側および軸部側面にも容量部が形成されており、これにより大きな容量を確保することが可能となっている。

【〇121】 審核電極日 e は、軸部日 e 1 と、底部日 e 2 と、底部側壁部日 e 3 と、側壁部日 e 4 とを有している。軸部日 e 1 、底部日 e 2 、底部側壁部日 e 3 および側壁部日 e 4 は、傾えば低抵抗ポリシリコンからなり、その表面には微細な凹凸が形成されている。

【ロ122】なお、審務電極88の底部882 および底部側壁部883 は、キャパシタ用の接続孔STCを穿孔する際にエッチングマスクとして使用した部分でもある。

【0123】キャパシタ絶縁膜は、例えば変化シリコン 脚上にSiO2 膜が堆積されて形成されている。また、 ブレート電極8bは、例えば低抵抗ポリシリコンからなり、所定の配線と電気的に接続されている。

【ロ124】このようなキャパシタでの審検電極 Baにおける軸部 Baiは、上記したキャパシタ用の接続孔STでを通じて選択MOS・FETQの一方の半導体領域3db と電気的に接続されている。

【0125】キャパシタ用の接続孔STCは、キャパシタCの下層の互いに隣接するピット線日上間に穿孔されており、そのキャパシタ用の接続孔STCからはブラグPの上面が露出されている。

【O 1 2 6】 このキャパシタ用の接続孔STCにおいて、ゲート電極3g、すなわち、ワード線WLの延在方向(ピット線BLの幅方向)の寸法は、図8(a)およ

び図 1 0に示すように、互いに隣接するビット線 B Lの 間隔で決まる最小値に設定されている。

【0127】一方、本実施の形態1においては、このキャパシタ用の接続孔STOにおいて、ゲート電極3g、すなわち、ワード線WLの幅方向の寸法は、図9に示すように、ワード線WLの延在方向の寸法よりも長くなるように形成されている。したがって、上記したようにキャパシタのの善様電極8eとブラグPとの接触面積を増大させることが可能となっている。

【ロ128】このプレート電極8b上には、例えばSiO2等からなる層間絶縁膜フiを介して、例えばBPSG(Boro Phospho Silicate Glass)等からなる層間絶縁膜フ」が形成されている。この層間絶縁膜フ;の上面は平坦に形成されている。さらに、この層間絶縁膜フ;上には、例えばSiO2等からなる層間絶縁膜フドが形成されている。

【O 129】次に、周辺回路領域について詳細に説明する。周辺回路領域における半導体基板1の上部には、上記したョウェルWPPが形成されており、そのョウェルWPP上には、nチャネル形のMOS・FETQnが形成されている。

【0130】なお、周辺回路領域における半導体基板1においてロウエルWpm、Wppと同居にはロウエルも形成されている。このロウエルは、例えばロ形不純物のリン等が違入されて形成されている。このロウエル上には、ロチャネル形のMOS・FETが形成されている。

pチャネル形のMOS・FETが形成されている。 【O131】 これらのnチャネル形のMOS・FETQ nおよびpチャネル形のMOSによって、DRAMのセンスアンプ回路、カラム デコーダ回路、カラム ドライバ 回路、ロウデコーダ回路、ロウドライバ回路、I / Oセレクタ回路、データ入力パッファ回路、データ出力パッファ回路および電源回路等のような周辺回路が形成されている。

【0132】nチャネル形のMOS・FETQnは、pウエルWPPの上部に互いに離間して形成された一対の半導体領域9句も、9句とと、半導体基板1上に形成されたゲート発録限9iと、ゲート発縁限9i上に形成されたゲート電極9gとを有している。

【ロ133】半導体領域9da,9db は、nチャネル形のMOS・FETQnのソース・ドレインを形成するための領域であ り、それぞれ低不純物濃度領域9dai,9db¹と、それよりも不純物濃度の高い高不純物濃度領域9da²,9db²とを有している。

【0134】低不純物濃度領域 9 da1, 9 db1は、例えば n 形不純物のリンが導入されて形成され、高不純物濃度領域 9 da2, 9 db2は、例えば n 形不純物のAsが導入されて形成されている。 なお、この半導体領域 9 da, 9 db の間に n チャネル形のMOS・FET Q n のチャネル領域が形成されている。

【ロ135】ゲート絶縁膜9 i は、例えば S i O2 から

なる。また、ゲート電極9gは、築体膜9g1 上に降体 膜9g2 が堆積されてなる。 等体膜9g1 は、例えば低 抵抗ポリシリコンからなり、 等体膜9g2 は、例えばW Si2 からなる。ただし、ゲート電極9gは、例えば低 抵抗ポリシリコンの単体膜で形成しても良いし、金属で 形成しても良い。

【ロ136】このゲート電極日との上面には、絶縁膜4 を介してキャップ絶縁膜5が形成されている。絶縁膜4 は、例えば5102等からなり、キャップ絶縁膜5からの応力を緩和するための応力緩衝機能を有している。キャップ絶縁膜5は、例えば変化シリコンからなる。

【0137】また、このゲート電極92およびキャップ 鉛縁膜5の側面には、例えば変化シリコンからなるサイドウォール69が形成されている。さらに、そのサイドウォール69の側面には、例えば5102等からなるサイドウォール109が形成されている。

【ロ138】なお、このサイドウォール6a, 10aは、主として半導体基板1に低不純物濃度領域9da1,9db1と高不純物濃度領域9da2,9db2とを形成するためのイオン注入用のマスクとしての機能を有している

【〇139】このような半導体基板1上には、上記した 層間絶縁棋7c~7gが堆積されている。層間絶縁棋7 d,7g,7g,7iの上面は平坦に形成されている。 層間絶縁棋7i上には、上記した層間絶縁棋7jが形成 されている。層間絶縁棋7jの上面も平坦に形成されている。

【0140】この層間絶縁膜7jの上面には、第1層配 線11L1が形成されている。この第1層配線11L1 は、例えばアルミニウム (AI) - Si - 銅(Cu)合 金またはその下層に室化チタン(TiN)やチタン(T i)等を設けて形成されている。

【0141】この第1層配線 11L1 は、層間錯縁膜7c~7g, 7i, 7jに穿孔された接続孔12を通じてnチャネル形のMOS・FETQnの半導体領域自daを電鉄的に接続されている。層間結縁膜7j上には、上記した層間結縁膜7kが形成されており、これにより第1層配線11L は披覆されている。

【0 1 4 2】次に、本実施の形態1のDRAMの製造方法を図11~図43によって説明する。

【0143】図11は、半導体集接回路装置の製造工程中における半導体基板1のメモリ積域および周辺回路積域の要部断面図である。

【0144】半導体基板1は、例えばp-形のSi単結 晶からなり、その上部には例えば溝形埋込構造の分離積 域Sが形成されている。この分離積域Sは、例えば次の ように形成する。

【0145】まず、半導体基板1上にSiO2等からなるパッド膜を熱酸化法等によって形成した後、その上面に室化シリコン等からなる絶縁膜をCVD法等によって

形成し、さらに、その上面に活性領域 D(図 1参照)を 覆うようなフォトレジストパターンを形成する。

【0146】 続いて、そのフォトレジストパターンをエッチングマスクとして、室化シリコン等からなる絶縁膜をパターニングした後、フォトレジストパターンを除去する。

【ロ147】その後、残された空化シリコン等からなる 絶縁膜をエッチングマスクとして、半導体基板1に対し てドライエッチング処理等を施すことにより、空化シリ コン等からなる絶縁膜から露出する半導体基板1に分離 溝2 e を形成する。

【0148】 無後に、半導体基板1上に、例えばSIO 2 等からなる鉛縁膜をCV D法等によって増続した後、 その鉛縁膜が分離波2a内にのみ刻るように、その鉛縁 膜の上面をCMP(Chamical Machanical Polishing)法 等によってエッチバックすることにより分離領域8を形成する。

【0149】次いで、図12に示すように、半導体基板1に、例えばn形不純物のリンをイオン注入法等によって導入することにより、深いnウエルDWを形成する。

【ロ150】続いて、半導体基板1に、例えばp形不純物のホウ素をイオン注入法等によって導入することにより、pウエルWpm、Wppおよびチャネルストッパ領域CSを形成する。なお、このpウエルWpm、Wpp等の形成工程の前後に半導体基板1に、例えばn形不純物のリンをイオン注入法等によって導入することによりnウエルを形成する。

【0151】その後、チャネル領域での不純物濃度を最 適化することで、各MOSのしきい値電圧を所定値に設 定するために、半導体基板1(活性領域)の主面に、所 定の不純物をイオン注入する。

【0152】次いで、図13に示すように、半導体基板1に対して無酸化処理等を施すことにより、半導体基板1の主面に選択MOS・FETのゲート絶縁膜3 i および周辺回路のMOS・FETのゲート絶縁膜9 i を形成する。

【0153】銃いて、半導体基板1上に、例えばリンが 導入された低抵抗ポリシリコンからなる媒体膜およびW Si2等からなる媒体膜をCV D法等によって損失権徒 した後、その上層の媒体膜上に、例えばSiO2からな る路縁膜および変化シリコンからなる路縁膜をCV D法 等によって損失権する。

【0154】その後、変化シリコン膜等からなる絶縁 膜、SiO2等からなる絶縁膜および二層の導体膜を順 次エッチング除去することにより、メモリセル領域および周辺回路領域にゲート電極3g(ワード線WL),9 g、絶縁膜4およびキャップ絶縁膜5を形成する。

【O 1 55】その後、メモリ領域に、例えば∩形不純物のリンをイオン注入法等によって導入することにより、選択MOS・FETの半導体領域3 da, 3 db1を形成す

る.

0 156] また、これとは別の不純物導入工程により、周辺回路領域に、例えばn形不純物のリンをイオン注入法等によって導入することにより、周辺回路のnチャネル形のMOS・FETの低不純物造度領域9dal,9dblを形成する。

【ロ157】 なお、これらの工程後のメモリ領域の要部 平面図を図14に示す。ワード線Wには、図14の上下 方向に延存して形成されている。ワード線Wににおい で、活性領域ロと交差する部分がゲート電極3gとなっ ている。

【0158】次いで、図15に示すように、半導体基板1上に、例えば室化シリコンからなる絶縁膜5をCVD法等によって堆積する。この絶縁膜5は自己整合的にプラグ用の接続孔やピット線用の接続孔を形成するための機能を有しており、これにより、キャップ絶縁膜5の上面、キャップ絶縁膜5およびゲート電極3gの側面および半導体基板1の平坦面上が被覆されている。

【0159】なお、この工程後のメモリ領域の要部平面図を図16に示す。自己整合パターンSAの幅は、ワード線WLとその両側面を被覆する絶縁膜6部分とを合わせた幅によって形成されている。

【0160】プラグ用の接続孔やビット線用の接続孔においてワード線W Lの幅方向の寸法(図16の横方向の寸法)は、互いに隣接する自己整合パターンSAの間隔で規定されるようになっている。

【0161】次いで、図17に示すように、半導体基板 1上に、例えばSiO2等からなる層間絶縁関7gをSOG(Spin On Glass)法等によって形成した後、その上面に、例えばSiO2等からなる層間絶縁関7bをCVD法等によって形成する。

【0152】続いて、図18に示すように、その層間絶縁終76上に、メモリ領域のみを覆うようなフォトレジストパターン136をフォトリソグラフィ技術によって形成した後、そのフォトレジストパターン136をエッチングマスクとして、周辺回路領域における層間絶縁映7a,7b(図17券階)をウェットエッチング法等によって除去する。

【0163】その後、そのフォトレジストパターン13 eを残したまま、周辺回路領域における室化シリコン等からなる絶縁限6(図17参照)をドライエッチング法等によってエッチバックすることにより、ゲート電極9 eおよびキャップ絶縁限ちの側面に室化シリコン等からなるサイドウォール6 e を形成する。

【0164】次いで、図19に示すように、半導体基板1上に、例えばSiO2等からなる絶縁限10をCVD法等によって推接した後、その絶縁限10をドライエッチング法等によってエッチバックすることにより、図20に示すように、周辺回路領域におけるサイドウォール10eを形成する。

【0165】続いて、ゲート電極9gおよびサイドウォール6g,10gをマスクとして、周辺回路領域に、例えばn形不純物のAsをイオン注入法等によって導入することにより、図21に示すように、nチャネル形のMOS・FETQnの孔不純物濃度領域のda2,9db2を形成する。

【D 165】次いで、半導体基板1上に、例えばSIO2等からなる層間鉛線膜70をCVD法等によって形成した後、その層間鉛線膜70上に、例えばSIO2等からなる層間鉛線膜70をプラズマCVD法等によって形成する。

【0167】 続いて、図22に示すように、この層間絶縁限7dの上面をCMP法等によって平坦に形成した後、図23に示すように、その層間絶縁限7d上に、プラグ用の接続孔PCが露出するようなフォトレジストパターン13bをフォトリソグラフィ技術によって形成する。

【0168】この際、本実施の形態1においては、層間 絶縁関74の上面を平坦にしているので、充分なフォト リソグラフィマージンを確保することができ、良好なパ ターン転写が可能である。

【0169】その後、そのフォトレジストパターン13 bをエッチングマスクとして、プラグ用の接続孔PCを 穿孔するためのエッチング処理を施す。本実施の形態1 においては、そのエッチング処理を、例えば次のように する。

【O170】すなわち、初めのうちは、図23に示すように、路縁限6やキャップ路縁膜5等が表出した時点でエッチングが止まるように、SiO2 陳は除去されるが変化シリコン膜は除去され難い条件でエッチング処理を施す。この際のエッチングガスとしては、例えばG4Fの2をアルゴン(Ar)等の過金ガスを用いる。

マン・パイン マン はいて、エッチング系件を、変化シリコン 膜は除去されるがらiO2 膜は除去され難い条件に変えることにより、図24に示すように、半準体養板1の一部が露出するようなプラグ用の接続孔PCを穿孔する。この際のエッチングガスとしては、例えばCHF3/Ar/CF4 等の退合ガスを用いる。

【ロ172】このようにエッチング処理を施す理由は、そのようにしないと、プラグ用の接続孔PCを形成するためのエッチング処理によって、そのプラグ用の接続孔PCから露出する分離領域をの64線限26がエッチング除去されてしまい不良が生じるからであり、そのような不良を防止するためである。

不良を防止するためである。 【0173】図25は、ブラグ用の接続孔PCを穿孔した後のメモリ領域の要部平面図を示している。また、図26は、その図25のXXVI-XXVI線の断面図を示している。さらに、図27は上述のようなエッチング方法を用いない場合における図26と同位置の断面を示している。 【ロ174】本実施の形態1においては、図25に示すように、ブラグ用の接続孔PCから網目状のハッチングで示すように分離領域Sが露出している。

【ロ175】したがって、SIO2 等からなる層間絶縁 関7 e~7 d にブラグ用の接続孔PCを穿孔する場合 に、変化シリコン等からなる絶縁既らを設けないで通常 のエッチング処理によって穿孔しようとすると、分離領 域Sの絶縁限26もSIO2 等からなるので、図27に 示すように、ブラグ用の接続孔PCから露出する分離領 域Sの絶縁限26部分(接続孔PCの底部)も除去され でしまう。

【0176】このプラグ用の接続孔PCには、上記したように n 形不純物の導入された低板抗ポリシリコンからなる媒体膜が埋め込まれるので、そこから半導体基板1に拡散された n 形不純物とチャネルストッパCSとが重なり不良が生じる。

【0177】しかし、本実施の形態1においては、上述のようにブラグ用の接続孔Pのを穿孔する場合に、路線限5等を設けエッチング条件を変えることにより、図26に示すように、ブラグ用の接続孔Pのから露出する分離領域5の絶縁限2bもあまり除去されずに残される。したがって、上述のような不良を防止することが可能となる。

【0179】続いて、その低抵抗ポリシリコンをエッチバックすることにより、図28に示すように、ブラグ用の接続孔PC内にブラグPを形成した後、図29に示すように、半線体基板1上に、例えばSIO2等からなる層間絶縁以7eをCVD法等によって堆積し、ブラグPの上面を披覆する。

【0180】その後、その層間絶縁関フェ上に、ピット 線用の接続孔STCが露出するようなフォトレジストパ ターン130をフォトリングラフィ技術によって形成す る。

【ロ181】次いで、そのフォトレジストパターン13 oをエッチングマスクとして、ビット線用の検抗孔BL Cを穿孔するためのエッチング処理を施す。本実施の形 能1においては、そのエッチング処理を、例えば次のよ うにする。

【0182】すなわち、初めのうちは、図29に示すように、絶縁限6やキャップ絶縁限5等が表出した時点でエッチングが止まるように、SiO2 限は除去されるが変化シリコン限は除去され難い条件でエッチング処理を施す。この際のエッチングガスとしては、例えばC4 F8 / A r 等の温合ガスを用いる。

【0183】続いて、エッチング条件を、変化シリコン

関は除去されるがSiO2 関は除去され難い条件に変えることにより、図3ロに示すように、半壁体基板1の一部が露出するようにピット執用の接続孔BLCを穿孔する。この際のエッチングガスとしては、例えばGHF3 / Ar/ CF4 等の退合ガスを用いる。

【ロ184】このようにエッチング処理を施す理由は、そのようにしないと、ビット線用の接続孔 BLCを形成するためのエッチング処理によって、そのビット線用の接続孔 BLCから露出する分離領域5の路縁膜2 bがエッチング除去されてしまい不良が生じるからであり、そのような不良を防止するためである。

【O 1 8 5】図31は、ビット線用の接続孔BLCを存 孔した後のメモリ領域の要部平面図を示している。本実 施の形態1においでは、図31に示すように、ビット線 用の接続孔BLCから調目状のハッチングで示すように 分離領域8が舞出している。

【0186】したがって、Si O2 等からなる層間結構 関7e~7eにビット線用の接続孔BLCを穿孔する場合に、変化シリコン等からなる絶縁限6を設けないで通 常のエッチング処理によって穿孔しようとすると、分離 傾域Sの絶縁限2bもSi O2 等からなるので、ビット 線用の接続孔BLCから露出する分離領域Sの絶縁限2 bも除去されてしまう。

【0187】このピット線用の接続孔BLCには、上記したようにn形不純物の導入された低抵抗ポリシリコンからなる導体膜が埋め込まれるので、そこから半導体基板1に拡散されたn形不純物とチャネルストッパCSとが重なり不良が生じる。

【0189】また、本実施の形態1においては、上記したようにピット線用の接続孔BLCの形状を、ワード線WLの幅方向の方が、ワード線WLの延在方向よりも長くなるような形状とした。

【ロ190】 これにより、ビット線 B L と選択MOS・FETの半導体領域 3 d a との接触面移を増大させることが可能となっている。また、ビット線用の接続孔 B L Cの位置合わせマージンを増大させることが可能となっている。

【0191】 さらに、ピット線用の接続孔 B L C の開口 加工マージンを増大させることが可能となっている。したがって、良好な穴開けが可能となっている。また、位相シフトマスクを用いた高度で高価な技術の導入が必ずしも用いなくてもよくなる。

【0192】次いで、図32に示すように、半導体基板 1上に、例えばリンが導入された低抵抗ポリシリコンか らなる導体膜BL1 およびWSi2 からなる導体膜BL

• •

2 をCVD法等によって損汰堆積する。 【O 1 9 3】続いて、その媒体膜BL1,BL2 をフォト リソグラフィ技術およびドライエッチング技術等によっ てパターニングすることにより、図33および図34に 示すようにピット線BLを形成する。

【0194】その後、半導体基板1上に、図35に示す ように、例えばSiO2 等からなる層間絶縁膜71をC VD法等によって堆積することにより、ピット線 B Lを 披覆する。

【0195】次いで、層間絶縁限76の上面に、例えば SiO2 等からなる層間絶縁膜7gをCV D法によって 堆積した後、その層間絶縁膜フェの上面をCMP法等に よって平坦に形成する。

【0196】続いて、図36に示すように、層間絶縁膜 **7gの上面に、例えば室化シリコンからなる層間絶縁膜** 7 hをCVD法等によって堆積する。

【0197】本実施の形態1においては、層間絶縁膜7 g を設けたことにより、ピット森BLと、窒化シリコン 等からなる層間絶縁朠フhとの距離を離すことができる ので、層間絶縁膜フトによるビット鎮容量の増大を抑制 することが可能となっている。

【0198】その後、層間絶縁膜7ヵの上面に、例えば Si O2 等からなる絶縁膜14をCV D法によって堆積 した後、半導体基板1上に、例えばリンが導入された低 抵抗ポリシリコンからなる媒体膜をCV D法で堆積す

【ロ199】次いで、その導体膜においてキャパシタ用 の接続孔形成領域をフォトリングラフィ技術およびドライエッチング技術によって開口して導体限 1 5のマスク パターンを形成する。

【ロ2ロロ】貁いて、その導体膜15を被覆するように、例えばリンが導入された低抵抗ポリシリコンからな る導体膜15をCVD法等によって半導体基板1上に堆 **積した後、その導体膜16をエッチバックすることによ** り、図37に示すように、導体膜15の開口領域端部に サイドウォール 1 5 a を形成する.

【ロ201】その後、その導体膜15およびサイドウォ ール 1 6 a をエッチングマスクとして、そのマスクパタ - ンから露出する領域の錦鑾膜14および層間錦鑾膜7 e~7hをドライエッチング法等によって除去する。 こ の際のエッチング処理に隠しては、最初、例えば CHF 3 /Ar/CF4 等の退合ガスにより行い、その後、例 えば C4 F8 /Ar等の退合ガスに切り換えて行う。

【0202】これにより、図37および図38に示すよ うに、ブラグPの一部が露出するようなキャパシタ用の 接続孔STCを形成する。

【0203】なお、図38においては、図面を見易くす るため、ブラグPおよびキャパシタ用の接続孔ST Cに 網目状のハッチングを付す。また、キャパシタ用の接続 孔STCの外周の略核円形を形成する線はマスクパター ン用の媒体膜15の関ロ領域の外周線を示し、その線と キャパシタ用の接続孔ST Cの外周線との間にはサイド ウォール15gが形成されている。

【0204】また、本実施の形態1においては、上記し たようにキャパシタ用の接続孔STCの形状を、ワード 鎮W Lの幅方向の方が、ワード線W Lの延在方向よりも 長くなるような形状とした.

【0205】これにより、キャパシタの審積電極とプラ グPとの接触面積を増大させることが可能となってい る。また、キャパシタ用の接続孔STCの位置合わせマ - ジンを増大させることが可能となっている。

【ロ206】さらに、キャパシタ用の接続孔STCの開 口加工マージンを増大させることが可能となっている。 したがって、良好な穴開けが可能となっている。また、 位相シフトマスクを用いた高度で高価な技術の導入が必 ずしも用いなくてもよくなる。

【ロ2ロ7】 その後、 遊体膜 1 5 およびサイドウォール 1 5 a を残したまま半導体萎板 1上に、例えばリンが築 入された低抵抗ポリシリコンからなる導体膜をCV D法 等によって堆積した後、その上面に、例えばSiO2からなる絶縁膜をプラズマCVD法等によって堆積する。

【0208】次いで、図39に示すように、その絶縁膜 上に、キャパシ女用の接続孔STCを覆い、キャパシタ の審核電極のパターンを形成するためのフォトレジスト パターン13 dをフォトリソグラフィ技術によって形成

【ロ209】続いて、そのフォトレジストパターン13 dをエッチングマスクとして、下層の絶縁膜、導体膜およびマスク用の導体膜15をドライエッチング法等によ ってパターニングすることにより、図39および図40 に示すように、キャパシタの善稜電極 Baの軸部Ba1 、底部Ba2 、底部側壁部Ba3(サイドウォール15 a) および絶縁膜17を形成する。

【0210】その後、図41に示すように、半導体基板 1上に、低抵抗ポリシリコンからなる導体膜 18 を CV D法で堆積した後、その導体膜 1 B を R I E などの異方 性ドライエッチング法によってエッチバックすることに より、図42に示すように、キャパシタの審務電極88 の側壁部8 8 4 を形成する。

【ロ211】その後、例えばフッ酸溶液を用いたウエッ トエッチングにより、絶縁膜14,17 (図41等参 照)を除去する。この際、層間絶縁膜フトがウエットエ ッチングのストッパとして機能するため、その下層の層 間絶縁膜フェは除去されない。

【ロ212】また、本実施の形態1においては、層間絶 縁関フェの上面が平坦なので、絶縁関14を均一にエッチングすることができ、エッチング制御性を向上させる ことが可能となっている。

【0213】次いで、半導体基板1に対して、例えばS

i2 H6 ガスを照射した後、熱処理を行うことにより、 図4.3に示すように、拳技電幅 8 ● の表面に微細な凹凸 を形成する。

【0214】続いて、半導体基板1上に窓化シリコン膜(図示せず)をOVD法で堆積した後、その窓化シリコン膜に対して酸化処理を加すことにより、キャパシタの審積電価80の表面に窓化シリコン膜およびSIO2膜からなるキャパシタ絶縁膜を形成する。

【0215】 その後、半導体基板1上に、例えば低抵抗ポリシリコンからなる導体膜をCVD法で堆積し、この導体膜をフォトレジストをマスクにしてエッチングすることにより、図8(a)に示したように、キャパシタCのプレート電極8bを形成する。

【0216】次いで、周辺回路領域における層間絶縁膜7hを除去した後、半導体基板1上に、例えばSiO2からなる層間絶縁膜7iをCVD法等によって堆積した後、その上面に、例えばBPSG等からなる層間絶縁膜7jを堆積した後、その上面をCMP法等によって平坦に形成する。

【ロ217】続いて、キャパシタCのブレート電極8 b のパッド部が露出するような接続礼および周辺回路領域におけるn チャネル形のMO S・F E T Q n の半導体領域 9 d a が露出するような接続孔12をドライエッチング法等によって形成する。 【ロ218】その後、半導体基板1上に、例えばAI-

【O218】その後、半導体基板1上に、例えばAIーSi- Cu合金またはその下層にTi N等を設けてなる 導体膜をスパッタリング法等によって堆積する。

【ロ219】その後、その導体限を、フォトリソグラフィ技術およびドライエッチング技術等によってパターニングすることにより、第1層配線11 L1 を形成した後、半導体整板1上に、例えばSiO2 からなる層間絶線下 kをCVD法等によって堆積して第1層配線11 L1 を披履する。

【0220】このような本実施の形態1によれば、以下の効果を得ることが可能となる。

【0221】(1). ピット線用の接続孔日LCの平面形状を、ピット線日Lの延在方向(ワード線WLの個方向)の寸法の方が、ピット線日Lの帽方向(ワード線の延在方向)の寸法よりも長くなるような形状としたこと体ことは、ピット線日Lと選択MOS・FETQの半導体をしている。との接触面積を大きくすることが可能となる。このため、ピット線日Lと選択MOS・FETQとの電がは接続状態を良好にすることができるので、情報の読み出しおよび書き込みを良好に行うことができ、DRAMの動作マージンを増大させることが可能となる。したが可能となる。

【0222】(2)、ピット線用の接続孔日LCの平面形状を、ピット線BLの延在方向(ワード線WLの幅方向)の寸法の方が、ピット線BLの幅方向(ワード線の延在

方向)の寸法よりも長くなるような形状としたことにより、ピット線日しと選択MOS・FETQの半導体領域の3daとの接触団稜を、それらの間に多少の位置合わせずれが生じても充分に確保することが可能となる。したがって、ピット線側の接続孔BLCと選択MOS・FETQの半導体領域3daとの位置合わせマージンを増大させることが可能となる。

【ロ223】(3). 上記(2) により、チップサイズを大形にしたり、乗秩度を減らしたりしなくとも、ピット専用の接続孔BLCの穴間けを容易にすることが可能とな

【0224】(4). ビット線用の接続孔BLCの平面形状を、ビット線BLの延在方向(ワード線WLの幅方向)の寸法の方が、ビット線BLの幅方向(ワード線の延在方向)の寸法よりも長くなるような形状としたことにより、ビット線用の接続孔BLCの関ロ加工マージンを向上させることが可能となる。

【0225】(5).上記(4) により、ビット線用の接続孔 BLCの開口不良を防止することが可能となる。したがって、DRAMの歩智りおよび信頼性を向上させること が可能となる。

【0226】(6).上記(4) により、ビット線用の接続孔 BLCを良好に開口するために位相シフトマスクを用い た高度で高価な露光技術を必ずしも堪入しなくでもよ い。したがって、DRAMの開発期間を短縮することが 可能となる。また、DRAMの低コスト化を推進するこ とが可能となる。

【0227】(?).キャパシタ用の接続孔STCの平面形状を、ビット線BLの延在方向(ワード線WLの幅方向)の寸法の方が、ビット線BLの幅方向(ワード線WLのになり、キャパシタ用の接続孔SピンプラグPとのまた。より、キャパシタ用の接続孔SピンプラグPとの表したが可能となる。このため、カシタでと選択MOS・FETQとの電気的な接続状態を良好にすることができるので、传報の読み出しおよびを良好にすることが可能となる。したがって、ロスムの性能および動作信頼性を向上させることが可能となる。

【0228】(8).キャパシタ用の接続孔STCの形状を、ビット線BLの延在方向(ワード線WLの幅方向)の寸法の方が、ビット線BLの幅方向(ワード線の延在方向)の寸法よりも長くなるような形状としたことにより、このキャパシタCの蓄積電極8sとプラグPとの接触面接を、それらの間に多少の位置合わせずれが生じても充分に確保することが可能となる。したがって、キャパシタ用の接続孔STCとプラグPとの位置合わせマージンを増大させることが可能となる。

【0229】(9). 上記(8) により、チップサイズを大形にしたり、集務度を減らしたりしなくとも、キャパシタ

用の接続孔STCの穴開けを容易にすることが可能とな ス

【0230】(10)。キャパシタ用の接続孔STCの平面 形状を、ビット線日しの延在方向(ワード線WLの個方 向)の寸法の方が、ビット線日Lの個方向(ワード線の 延在方向)の寸法よりも長くなるような形状としたこと により、キャパシタ用の接続孔STCの間口加工マージ ンを向上させることが可能となる。

(0231)(11)、上記(10)により、キャパシタ用の接続孔STCの開口不良を防止することが可能となる。 したがって、DRAMの歩留りおよび信頼性を向上させることが可能となる。

【ロ232】(12). 上記(10)により、キャパシタ用の接続孔STCを良好に開口するために位相シフトマスクを用いた高度で高価な露光技術を必ずしも導入しなくてもよい。したがって、DRAMの開発期間を短縮することが可能となる。また、DRAMの低コスト化を推進することが可能となる。

【ロ233】(13). ブラグ用の接続孔 PCおよびビット 線用の接続孔 B L Cを穿孔する際に、エッチング処理を 分けて行うことにより、その接続孔 P C。 B L C のら 出する分離領域 S の絶縁 限2 D をエッチング S 除去っても こう不具合を防止している。したがっなっている。 DRAMの動作性類性を向上させることが可能となる。 【ロ234】(14). 上記(13)により、ブラグ用の接続孔 P C およびビット 線用の接続孔 B L C の位置合わイズを サンジンを増大させることができるので、チップサイズラグ用 が開いしたり、なくとも、プラグ用 の接続孔 P C およびビット線用の接続孔 B L C の 穴間け を容易にすることが可能となる。

【0235】(実施の形態2)図44は本発明の他の実施の形態である半導体集積固計装置の実部平面図、図45(a)は図44のXXXXV - XXXXV 線の断面図、図45(b)は本発明の他の実施の形態である半導体集積固計装置の周辺回時積域における要部断面図、図45は図44のXXXV - XXXXVI 線の断面図、図47は図44のXXXXVII - XXXXVII 線の断面図、図48~図55は図44の半導体集積回路装置の製造方法を説明するための説明図である。

【0236】本実施の形態2においては、図44~図47等に示すように、前記実施の形態1において説明したプラグP(図1および図8等参照)が設けられていない構造となっている。

【ロ237】すなわち、本実施の形態2においては、キャパシタCの蓄積電極Baが、キャパシタ用の接続孔STCを通じて選択MOS・FETQの半導体領域3dbに直接接触され電気的に接続される構造となっている。これ以外は前記実施の形態1と同じ構造である。

【0238】したがって、本実施の形態とにおいても前記実施の形態1と同じ効果が得られる。

【0239】特に、本実施の形態とにおいてキャパシタ用の接続孔STOは、その孔から選択MOS・FETQの半導体視域3daが直接費出されるように形成されるので、位置合わせが多層間にわたる。

【ロ240】 したがって、その接続孔の形状を円形状とする技術の場合、位置合わせが難しく、位置すれに配因して選択MOS・FETQの半導体領域3daの輸出面接が小さくなり、キャパシタロの警径電板8oとの接触面接を充分に確保できない場合が生じる。

【0241】しかし、本実施の形態をにおいては、対記実施の形態1で説明したのと同様にキャパシタ用の接続孔STCの平面形状をワード線WLの個方向が長くなるような形状としたことにより、その位置合わせマージンを大きくとることができ、キャパシタ用の接続孔STCの形成を容易にすることが可能となっている。

【〇242】例えば図48は、本発明者が検討した技術であって前記実施の形態1でも説明したキャパシタ用の接続孔52が円形状の技術の場合であり、その位置と活性領域Dの位置とが相対的にずれた場合を示している。 【〇243】この技術の場合、網目の細かいハッチングで示すように、キャパシタ用の接続孔52から露出する

てしまう。 【ロ244】 一方、図49は、本実施の形態 2の場合で あ ってキャパシタ用の接続孔 ST Cが他の層との合わせ が良好な場合を示している。このキャパシタ用の接続孔 ST Cから番出する選択MOS・F E T Q の半導体領域

選択MOS・FETQの半導体領域が非常に小さくなっ

に摘目のハッチングを付す。 【0245】そして、図50はキャパシタ用の接続孔S TCが図46と関係にずれてしまった場合を示している。本実施の形態2においては、キャパシタ用の接続孔 STCの平面形状をワード線W Lの帽方向の方が長く分かるような形状としたことにより、図46と比較して分かるように、キャパシタ用の接続孔STCから雲出する選択MOS・FETQの半導体領域の露出面積を充分に確保することが可能となっている。

【〇245】次に、本実施の形態2の半導体集積回路装置の製造方法を図51~図56によって説明する。なお、本実施の形態2においては、前記実施の形態1の半導体集積回路装置の製造方法において図11~図22によって説明した工程までが同じなので、その説明を省略し、それに続く工程から説明する。

【0247】まず、図51に示すように、路縁期6および層間絶縁期7s~7dにピット線用の接続孔BLCを、前記実施の形態1と同様に穿孔する。

【0248】続いて、図52に示すように、半導体基板 1上に、例えば低抵抗ポリシリコン等からなる導体限B L1,BL2を下層から順にCVD法等によって堆積する

▽・ 【0249】その後、その導体膜BL1,BL2 をフォト リソグラフィ技術およびドライエッチング技術等によって図53に示すようにパターニングすることにより、ピット練りしを形成した後、前記実施の形態1と同様に層間暗縁関2f。7cを推破する。

• • •

【0250】次いで、層間絶縁膜フェの上面を平坦に形成した後、その上に、前記実施の形態1と同様に変化シリコン等からなる層間絶縁膜フェおよびSi O2 等からなる絶縁膜14を下層から頃に増続する。

【0251】続いて、鉛緑膜14の上面にマスクパターンとなる媒体膜15のパターンを前記実施の形態1と同様に形成した後、それを披覆するように媒体膜15を形成する。

【0252】その後、導体膜15をエッチバックすることにより、導体膜15の開口部側面にサイドウォール160を形成した後、その導体膜15およびサイドウォール160をエッチングマスクとして、キャバシタ用の接続孔STCを前記実施の形態1と同様に穿孔する。

【0253】したがって、本実施の形態2においても、 図55に示すように、キャパシタ用の接抗孔ST Cの位 置が、活性領域Sに対して図55の上方向に位置すれし てしまったとしても、その接抗孔ST Cから露出する分 離領域Sの絶縁映があまり除去されずに残される。

【0254】なお、図55においては、図面を見易くするため、キャパシタ用の接続孔STCから露出する分離 領域Sに網目のハッチングを付す。

【0255】次いで、半導体基板1上に、例えば低抵抗ポリシリコンからなる導体膜をCVD法等によって堆積した後、その上面に前記実施の形態1と同様にSiO2等からなる結縁膜を形成し、これをフォトリソグラフィ技術およびドライエッチング技術等によってパターニングする。

【0255】続いて、前記実施の形態1と同様に、半導体基板1上に、例えば低抵抗ポリシリコンからなる媒体膜を増積した後、これをエッチバックすることにより、図55に示すように、キャパシタの響機電極80の側壁部804を形成する。

【ロ257】その後、キャパシタの審核電極88上の絶縁限および下地の経縁限14(図54参照)をウエットエッチングによって除去する。本実施の形態2においても、絶縁限14の下地が平坦なので、絶縁限14の厚さが均一であり、その絶縁限14等を均一にエッチング除去することが可能となっている。これ以降は、前記実施の形態1と同じなので説明を省略する。

【0258】以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 【0259】例えば図57および図58に示すように、

プラグPをキャパシタ用の接続孔STCの延在方向と同様に、ワード線W Lの幅方向に長くして、ワード線W L

の上方にかかるような時長方形の形状に形成しても良い。この場合、キャパシタ用の接続孔STOがワード線WLの帽方向(図57の横方向)にずれる場合の許容寸法を増大させることが可能となる。

【0250】また、ビット線用の接続孔を穿孔する場合にも、キャパシタの接続孔を形成する場合と同じように低抵抗ポリシリコン等からなる導体膜のマスクを用い、それをビット線の一部とするようにしても良い。

【0251】また、前記実施の形態1,2においては、 接続孔を命己整合的に形成するための変化シリコンから なる膜を半媒体基板の平坦面上にも設けた場合について 説明したが、これに限定されるものではなく、例えばワ ード線の上面および側面のみに変化シリコンからなる絶 解灰を設け、半導体基板の平坦面上には設けない構造と しても良い。

【0262】この場合は、変化シリコンからなるキャップ経縁限を上部に設けているワード線を被覆するように半導体基板上に変化シリコンからなる経縁限を堆積した後、これをエッチバックすることにより、ワード線およびキャップ経縁限の側面に変化シリコンからなるサイドウォールを形成する。

【0263】また、前記実施の形態1,2においては、分離領域を溝形埋込構造とした場合について説明したが、これに限定されるものではなく種々変更可能であり、例えばフィールド絶縁膜でも良い。

【0264】また、前記実施の形態 1,2においては、分離領域の分離海内に絶縁膜を埋め込む場合について説明したが、例えば分離海内にポリシリコン等を埋め込む構造としても良い。

【ロ255】また、前記実施の形態 1, 2においては、キャパシタがピット線の上層に配置される、いわゆるCOB構造のDRAMに本発明を適用した場合について説明したが、これに限定されるものではなく、キャパシタがピット線の下層に配置される構造にも適用可能である

【ロ255】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるDRAMに適用した場合について説明したが、それに限定されるものではなく、例えば同一基板上にDRAMと論理回路とを設けてなる論理付きDRAM等のような半導体集後回路装置技術等に適用できる。

[0267]

【発明の効果】本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 以下の通りである。

【0268】(1)、本発明の半導体集積回路装置の製造方法によれば、接続孔の形状を、互いに隣接する配線に交差する方向に長くしたことにより、その接続孔がその交差方向に多少ずれたとしてもその底部における接触面接を充分に確保することが可能となる。

【0269】(2).上記(1) により、その接続孔内に埋め込まれた媒体と半媒体基板との接触面銭を増大させることができるので、その媒体と半導体基板との電気的な接続状態を良好にすることが可能となる。したがって、半媒体集積回路装置の性能および動作信頼性を向上させることが可能となる。

【0270】(3).本発明を、例えばDRAMのキャパシタ用接続孔に通用すれば上記(1)により、キャパシタと選択MOS・FETの半導体領域との接触面核を増大させることができるので、情報の読み出しおよび書き込みを良好に行うことができ、DRAMの動作マージを増大させることが可能となる。したがって、DRAMの性齢および動作信頼性を向上させることが可能となる。

【0271】(4).本発明の半媒体集核回路装置の製造方法によれば、接続孔の形状を、宜いに隣接する配線に交差する方向に長くしたことにより、その接続孔の面積を増大させることができるので、その接続孔の加工マージンを向上させることが可能となる。このため、その接続孔の加工を存易にとができ、その接続孔の開口体集後回路装置の歩管りを向上させることが可能となる。

【0272】(5).本発明の半導体集核回路装置の製造方法によれば、接続孔の形状を、互いに隣接する配線に交差する方向に長くしたことにより、その接続孔の面積を増大させることができるので、その接続孔の加工マージンを向上させることがで高低なフォトリングラフ・打扮等のような高度で接続孔を形成することができる。また、半導体集核回路装置の引発期間を短端することができる。また、半導体集核回路装置のコスト低減を推進することが可能となる。

【図面の簡単な説明】

【図1】本発明の一実施の形態であ る半導体集積回路装置のメモリ領域における要部平面図であ る。

【図2】本発明の一実施の形態である半導体集積回路装置のメモリ領域における要部平面図である。

【図3】図1および図2の半路体集積回路装置のメモリ 領域におけるパターンの位置合わせずれを説明するため のメモリ領域の要部平面図である。

【図4】図1および図2の半導体集積回路装置のメモリ 領域におけるパターンの位置合わせずれを説明するため のメモリ領域の要部平面図である。

【図5】発明者が検討したメモリ領域におけるパターンの位置合わせずれを説明するためのメモリ領域の平面図である。

【図 5】 発明者が検討したメモリ領域におけるパターンの位置合わせずれを説明するためのメモリ領域の平面図である。

【図7】図1の半導体集核回路装置の場合と本発明者が 検討した技術とを比較するためのメモリ領域の要部平面 図である。

【図8】(a)は図1のVIII-VIII線の断面図であり、 (b)は本実施の形態の半導体集験回路装置における周辺回路領域の要部断面図である。

【図9】図1のIX-IX線の断面図である。

【図 1 D】図 1 の X - X 線の断面図である

[図 1 1] 図 1 の半導体集核回路装置の製造方法の説明図である。

【図 1 2】図 1 の半導体集積回路装置の製造方法の説明 図である。

【図 1 3】図 1 の半導体集積回路装置の製造方法の説明 図である。

【図 1 4】図 1 の半導体集験回路装置の製造方法の説明 図である。

【図 1 5】図 1 の半導体集積回路装置の製造方法の説明 図である。

【図 1 5】図 1 の半媒体集積回路装置の製造方法の説明 図である。

【図17】図1の半導体集積回路装置の製造方法の説明 図である。

[図 1 8] 図 1 の半導体集積回路装置の製造方法の説明 図である。

[図19] 図1の半導体集積回路装置の製造方法の説明 図である。

【図20】図1の半導体集積回路装置の製造方法の説明 図である。

国 (図21) 図1の半導体集積回路装置の製造方法の説明 図である。

【図22】図1の半導体集積回路装置の製造方法の説明 図である。

【図23】図1の半導体集積回路装置の製造方法の説明 図である。

【図 2 4】図 1 の半導体集積回路装置の製造方法の説明図である。

【図25】図1の半導体集積回路装置の製造方法の説明 図である。

【図 2 5】図 1 の半導体集積回路装置の製造方法の説明 図である。

【図27】本発明者が検討した技術における半導体集核 回路装置の製造工程中における断面図である。

【図28】図1の半導体集経回路装置の製造方法の説明 図である。

【図29】図1の半導体集積回路装置の製造方法の説明 図である。

図 3 0 1 図 1 の半導体集積回路装置の製造方法の説明


図である。 【図31】図1の半導体集積回路装置の製造方法の説明 図である。


図3 2 図 1 の半降休集積回路装置の製造方法の説明 図である。


```
路装置の要部平面図である。
【図33】図1の半導体集積回路装置の製造方法の説明
図であ る.
                                       【図58】図57のA-A線の断面図である。
【図34】図1の半導体集積回路装置の製造方法の説明
                                       【符号の説明】
                                      1 半導体基板
図である.
                                      2 a 分離溝
2 b 発緑膜
【図35】図1の半導体集積回路装置の製造方法の説明
図である.
【図36】図1の半導体集積回路装置の製造方法の説明
                                      3da, 3db, 3db1, 3db2 半導体領域
                                      31 ゲート鉛縁膜
図である.
                                      3g ゲート電極
【図37】図1の半導体集積回路装置の製造方法の説明
                                      3 g 1, 3 g 2 媒体膜
図である.
【図38】図1の半導体集積回路装置の製造方法の説明
                                      4 発縁膜
                                      5 キャップ鉛鞣膜
図である.
【図39】図1の半導体集積回路装置の製造方法の説明
                                      5 結構膜
図である。
                                      5e サイドウォール
                                      フョーフト 層間絶縁膜
【図40】図1の半導体集積回路装置の製造方法の説明
                                      8 審接電極
図である.
【図41】図1の半導体集積回路装置の製造方法の説明
                                      8e1 軸部
図である.
                                      882 底部
【図42】図1の半導体集積回路装置の製造方法の説明
                                      8 e 3 底部側壁部
                                      8 a 4
                                          側壁部
図である.
                                      8b ブレート電極
【図43】図1の半導体集積回路装置の製造方法の説明
                                      9 d a, 9 d b 半導体領域
図である.
【図44】本発明の他の実施の形態であ る半導体集積回
                                      9 da1, 9 d b1 低不純物濃度領域
                                      9 d a2, 9 d b2 高不純物濃度領域
路装置の要部平面図である。
                                      9i ゲート絶縁膜
【図 4 5】 (a) は図 4 4のXXXXV - XXXXV 線の断面図
                                      9g ゲート電極
であ り、(b) は本発明の他の実施の形態であ る半導体
集積回路装置の周辺回路領域における要部断面図であ
                                      9g1,9g2 導体膜
                                      10 発縁膜
                                      10e サイドウォール
11L1 第1層配線
[図46] 図44のXXXVI - XXXVI 線の断面図である。
【図47】図44のXXXXVII - XXXXVII 線の断面図であ
                                           第1層配線
                                      12 接続孔
【図48】本発明者が検討した技術の半導体集積回路装
                                      138~13d フォトレジストパターン
置の平面図である。
                                      1 4 絶縁膜
【図49】図44の半導体集積回路装置の製造方法の説
                                      15 導体膜
                                      15 導体膜
明図である。
【図50】図44の半導体集積回路装置の製造方法の説
                                      15a サイドウォール
明図である。
                                      D 活性領域
【図51】図44の半導体集積回路装置の製造方法の説
                                      DW 深いnウエル
明図である。
                                      Wpm, Wpp ロウエル
                                      CS チャネルストッパ
[図52] 図44の半導体集積回路装置の製造方法の説
                                      S 分離領域
明図である
【図53】図44の半導体集積回路装置の製造方法の説
                                      WL ワード線
明図である。
                                      MC メモリセル
【図54】図44の半導体集積回路装置の製造方法の説
                                      Q 選択MOS·FET
                                      Qn nチャネル形のMOS・FET
明図である。
【図55】図44の半導体集積回路装置の製造方法の説
                                      SA 自己整合パターン
                                      Ρ プラグ
明図である.
                                      PC ブラグ用の接続孔
【図56】図44の半導体集務回路装置の製造方法の説
明図である。
【図57】本発明の他の実施の形態である半導体集積回
                                      B L ピット線
B L C ピット線用の接続孔
```


* , , , , ,


••







































[2] 1 1] [3] 11





(a) (b) (b)





























































































































フロントページの紡 き

(72)発明者 橋本 俊一 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 長谷川 昇雄 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業都内

_

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

| BLACK BORDERS
| IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
| FADED TEXT OR DRAWING
| BLURRED OR ILLEGIBLE TEXT OR DRAWING
| SKEWED/SLANTED IMAGES
| COLOR OR BLACK AND WHITE PHOTOGRAPHS
| GRAY SCALE DOCUMENTS
| LINES OR MARKS ON ORIGINAL DOCUMENT
| REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.